內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測(cè)試檔(testbench)以及執(zhí)行檔(.do)
標(biāo)簽： fulladder testbench do
上傳時(shí)間： 2016-11-25
上傳用戶：wxhwjf
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤介面，一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個(gè)按鍵被按下。 本實(shí)驗(yàn)採用中斷式實(shí)現(xiàn)使用者鍵盤介面。 掃描法 對(duì)鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對(duì)應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會(huì)使行列連成通路，這也是見的使用者鍵盤設(shè)計(jì)電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動(dòng) if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時(shí)間： 2013-11-12
上傳用戶：a673761058
這是一個(gè)非常好的key scan and display控制電路和程式
標(biāo)簽： display scan key and
上傳時(shí)間： 2015-03-06
上傳用戶：shus521
這是一堆verilog的source code.包含許多常用的小電路.還不錯(cuò)用.
上傳時(shí)間： 2015-03-29
上傳用戶：lanwei
頻率計(jì)程序﹐一個(gè)基于PIC單片機(jī)的頻率計(jì)程序和電路圖。
上傳時(shí)間： 2013-12-26
上傳用戶：liansi
簡單的串列埠自我測(cè)試持式 測(cè)試硬體電路是否正確
標(biāo)簽： 正
上傳時(shí)間： 2015-04-25
上傳用戶：FreeSky
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實(shí)現(xiàn)精簡電路
標(biāo)簽： convolution transection circular encoder
上傳時(shí)間： 2014-01-20
上傳用戶：waizhang
ALTERA PWM電路 這是一個(gè)ALTERA的PWM電路，可以整合到NIOSII IDE中，來完成一個(gè)PWM的系統(tǒng)。
上傳時(shí)間： 2013-12-08
上傳用戶：zxc23456789
使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
