用J2ME開發(fā)的手機(jī)版大富翁程序。除基本功能之外，包括股票、道具卡等功能。在eclipse下測試通過。
標(biāo)簽： J2ME 手機(jī) 程序
上傳時(shí)間： 2013-12-12
上傳用戶：lixinxiang
這是一個(gè)簡單的除法器（32bit/16bit),采用移位相減法
標(biāo)簽： bit 32 16 除法器
上傳時(shí)間： 2013-12-31
上傳用戶：朗朗乾坤
數(shù)位電子時(shí)鐘 用自製圖檔製成 不是用quartusII 內(nèi)建的圖檔製成
標(biāo)簽： quartusII
上傳時(shí)間： 2016-11-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
除法器
標(biāo)簽： 除法器
上傳時(shí)間： 2016-11-19
上傳用戶：lx9076
精通verilog HDL語言編程源碼之4--常用除法器設(shè)計(jì)
標(biāo)簽： verilog HDL 語言編程 源碼
上傳時(shí)間： 2013-12-24
上傳用戶：hanli8870
除法器實(shí)驗(yàn) verilog CPLD EPM1270 源代碼
標(biāo)簽： verilog CPLD 1270 EPM
上傳時(shí)間： 2016-11-24
上傳用戶：離殤
實(shí)現(xiàn)一個(gè)具有加、減、乘、除功能的簡單的計(jì)算器，c語言實(shí)現(xiàn)
標(biāo)簽： 減 計(jì)算器
上傳時(shí)間： 2014-01-04
上傳用戶：yuanyuan123
內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測試檔(testbench)以及執(zhí)行檔(.do)
標(biāo)簽： fulladder testbench do
上傳時(shí)間： 2016-11-25
上傳用戶：wxhwjf
本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學(xué)者的參考手冊
標(biāo)簽： verilog cookbook DSP 工程
上傳時(shí)間： 2013-12-19
上傳用戶：wpt
電可擦除可編程只讀存儲器EEPROM可分為并行和串行兩大類。并行EEPROM在讀寫數(shù)據(jù)是通過8位數(shù)據(jù)總線傳輸，而串行EEPROM的數(shù)據(jù)是一位一位的傳輸。雖然與并行EEPROM相比，串行傳輸數(shù)據(jù)較慢，但它體積小、專用I/O口少、低廉、電路簡單等優(yōu)點(diǎn)，因此廣泛用于智能儀器、儀表設(shè)備中。
標(biāo)簽： EEPROM 并行 可編程只讀存儲器 8位
上傳時(shí)間： 2013-12-25
上傳用戶：Zxcvbnm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
