隨著電力電子技術(shù)的發(fā)展，模塊化程度低、缺乏靈活性、設(shè)計復(fù)雜、標準化程度低等因素日益成為制約其發(fā)展的瓶頸。而電力電子結(jié)構(gòu)塊（PEBB）正是為解決以上問題而提出的方法。因此研究利用PEBB來組建功率變換器具有一定的優(yōu)勢和重要的意義。 本文將電子技術(shù)和計算機技術(shù)等領(lǐng)域先進的、成熟的集成相關(guān)的技術(shù)應(yīng)用于電力電子系統(tǒng)集成中，對電力電子系統(tǒng)集成中的操作系統(tǒng)、分布式控制技術(shù)和通信技術(shù)進行了研究。 將電力電子系統(tǒng)進行結(jié)構(gòu)劃分，分為PEBB功率部分和通用控制部分。對于功率部分，采用分立元件設(shè)計了一個半橋PEBB，包括主電路、保護電路、驅(qū)動電路、吸收電路和濾波電路等。在分析和對比了各種通信接口后選擇具有“即插即用”功能的通用串行接口（USB）做為PEBB的數(shù)字通信接口。對于通用控制部分，選用具有高性價比的ARM7芯片S3C44B0X做為核心處理單元，輔以相應(yīng)的外圍電路。采用USB主機控制芯片使其具有類似USB主機的功能，實現(xiàn)與PEBB的通信和方便“即插即用”的管理。在軟件設(shè)計上引入實時操作系統(tǒng)UC/OS-Ⅱ，采用多任務(wù)系統(tǒng)的形式，滿足電力電子操作系統(tǒng)實時性的要求。然后，用兩個半橋PEBB和一個通用控制器組成了一個單相全橋電壓逆變器，分析和解決PEBB之間的同步等問題。最后給出并分析了實驗結(jié)果。 通過上述工作，驗證了PEBB對解決當前電力電子技術(shù)系統(tǒng)集成問題的可行性，為后續(xù)研究打下基礎(chǔ)。
上傳時間： 2013-07-12
上傳用戶：weddps
射頻識別技術(shù)(RFID，RadioFrequencyIdentification)是目前自動識別技術(shù)發(fā)展的趨勢所在，更被譽為21世紀最重要的十大技術(shù)之一。當成本這一始終阻礙RFID得到全面發(fā)展的問題在全球各國政府政策的支持下得到解決后，RFID得到了前所未有的廣泛發(fā)展和應(yīng)用。在條形碼逐步被RFID標簽取代的今天，作為RFID系統(tǒng)核心組成部分的RFID閱讀器，有著極其廣泛的技術(shù)開發(fā)空間和市場前景。如何根據(jù)應(yīng)用的需要，設(shè)計出性能良好、使用方便并且具有相當通用性的RFID閱讀器產(chǎn)品，是眾多企業(yè)和單位在應(yīng)用中會遇到的課題。 本文首先簡單介紹了RFID基本原理和RFID閱讀器系統(tǒng)結(jié)構(gòu)，然后結(jié)合工程項目的要求，介紹了一個基于ARM嵌入式平臺的便攜式RFID閱讀器的設(shè)計實現(xiàn)的實例。在設(shè)計和實現(xiàn)過程中，首先進行了系統(tǒng)需求和特點的分析，結(jié)合系統(tǒng)便攜化和功能復(fù)雜性方面的特點以及ARM嵌入式系統(tǒng)的優(yōu)勢制定了系統(tǒng)方案并進行了功能模塊劃分。然后在此基礎(chǔ)上設(shè)計了各模塊的硬件電路，編寫了相應(yīng)的驅(qū)動和測試程序。并且利用這些驅(qū)動和測試代碼在ADS環(huán)境下通過JTAG接口對電路進行了調(diào)試和功能驗證。接著采用802.11b/g方案對閱讀器進行了無線組網(wǎng)的設(shè)計。此后在硬件系統(tǒng)的基礎(chǔ)上，簡述了Linux嵌入式操作系統(tǒng)下閱讀器軟件的開發(fā)。文章最后還介紹了將所設(shè)計實現(xiàn)的樣機投入實際應(yīng)用環(huán)境下的測試情況，詳細描述了測試的內(nèi)容、方法和結(jié)果。 文章試圖通過對一個閱讀器開發(fā)實例的詳細介紹，提出一套完整的閱讀器設(shè)計思路和流程，為學習和開發(fā)人員提供幫助。
上傳時間： 2013-04-24
上傳用戶：hmr0452
隨著科學技術(shù)的飛速發(fā)展，各科學領(lǐng)域?qū)y試技術(shù)提出了越來越高的要求。調(diào)速器試驗臺是調(diào)試、校驗調(diào)速器性能的一種試驗工具，是船舶修造廠、尤其調(diào)速器修造專業(yè)廠必須具有的試驗設(shè)備。基于ARM嵌入式平臺和uC/OS-II實時操作系統(tǒng)的嵌入式控制調(diào)速器試驗臺是基于國內(nèi)外調(diào)速器測試技術(shù)的發(fā)展趨勢和工作的實際要求。本調(diào)速試驗臺充分利用了嵌入式單片機技術(shù)和傳感器技術(shù)，通過采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù)，例如直流電機的轉(zhuǎn)速、調(diào)速器的齒條位移等等，經(jīng)過單片機系統(tǒng)處理并輸出結(jié)果來實現(xiàn)調(diào)速器試驗臺的功能，并運用新型的全彩液晶顯示屏將各種試驗數(shù)據(jù)顯示出來。 本文主要是針對調(diào)速試驗臺控制系統(tǒng)的研究，在分析了嵌入式軟硬件可實現(xiàn)模塊化設(shè)計的基礎(chǔ)上，借鑒了“開發(fā)平臺”的設(shè)計思想，首先，在ARM嵌入式最小系統(tǒng)的基礎(chǔ)上架構(gòu)通用的硬件平臺，對測控平臺的硬件結(jié)構(gòu)進行設(shè)計，特別是對于關(guān)鍵的接口電路進行了比較深入的研究，針對不同的應(yīng)用，集成了多種接口電路。其次，在實現(xiàn)嵌入式實時多任務(wù)操作系統(tǒng)uC/OS-II在ARM上可移植的基礎(chǔ)上，架構(gòu)了通用的軟件平臺，對接口電路驅(qū)動程序進行模塊化設(shè)計。最后，研究了基于參數(shù)實時可變型的一種新型的PID控制算法，并將此PID算法作為調(diào)速試驗臺的控制算法。 通過對本系統(tǒng)的研究開發(fā)，提高了調(diào)速器試驗臺的測試精度，也使性能更加穩(wěn)定可靠，實現(xiàn)了整個測試過程的自動化，從而減輕了試驗人員的勞動強度，提高了工作效率，降低了試驗成本，也同時消除了安全隱患，因此對本課題的研究具有較大的現(xiàn)實意義。
上傳時間： 2013-07-20
上傳用戶：ggwz258
本文研制的數(shù)據(jù)采集器，用于采集導(dǎo)彈過載模擬試車臺的各種參數(shù),來評價導(dǎo)彈在飛行過程中的性能，由于試車臺是高速旋轉(zhuǎn)體，其工作環(huán)境惡劣，受電磁干擾大，而且設(shè)備要求高，如果遇到設(shè)備故障或設(shè)備事故，其損失相當巨大，保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上，選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實現(xiàn)多路數(shù)據(jù)采集器的設(shè)計，其優(yōu)點是FPGA技術(shù)在數(shù)據(jù)采集器中可以進行模塊化設(shè)計，增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性，并且可以將整個PCM通信系統(tǒng)設(shè)計成可編程序系統(tǒng)，用戶只要稍加變更程序，則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標度等均可改變以適應(yīng)任何場合。并且采用合理的糾錯和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究，研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個模塊的具體建模與設(shè)計，系統(tǒng)采用的是FPGA技術(shù)來實現(xiàn)數(shù)據(jù)采集和信號處理，采用VHDL實現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計。采用基于NiosII實現(xiàn)串口通訊，構(gòu)建了實時性和準確性通信網(wǎng)絡(luò)，實現(xiàn)了數(shù)據(jù)的采集。 測試數(shù)據(jù)和數(shù)據(jù)采集的實驗結(jié)果證明，采用FPGA技術(shù)實現(xiàn)PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現(xiàn)代技術(shù)結(jié)合，并且誤碼率較低，要遠遠優(yōu)于傳統(tǒng)的方法。
標簽： FPGA PCM 通信實現(xiàn) 多路
上傳時間： 2013-04-24
上傳用戶：com1com2
按照公安部規(guī)定，我國從 2004 年開始換發(fā)第二代居民身份證，預(yù)計到 2008 年基本完成第二代居民身份證的換發(fā)工作。第二代身份證與第一代身份證最大的區(qū)別在于：它的內(nèi)部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內(nèi)存儲有姓名、性別等9項信息。本課題設(shè)計出一款基于 ARM 和 GPRS 技術(shù)的第二代身份證無線手持閱讀器，該閱讀器能讀出第二代身份證內(nèi) IC 卡信息，并可通過 GPRS 網(wǎng)絡(luò)將信息進行無線傳輸。 本文以該閱讀器的設(shè)計為主線，論述的主要內(nèi)容如下： 1．介紹了課題背景及意義。全國 9 億第二代身份證的換發(fā)，必然帶來各行業(yè)對閱讀器的大量需求，而現(xiàn)有閱讀器的弊端促使了對閱讀器做更深入的研究。 2．介紹了相關(guān)概念及技術(shù)，包括：無線射頻識別技術(shù)、ISO/IEC14443 協(xié)議、嵌入式系統(tǒng)、ARM、GPRS技術(shù)等。 3．詳細介紹了該閱讀器的硬件設(shè)計方法，并給出主要硬件模塊電路原理圖及其 PCB 板設(shè)計方法，同時也簡單介紹了硬件的焊接和調(diào)試過程。 4．詳細介紹了該閱讀器的軟件設(shè)計方法，包括：讀卡模塊驅(qū)動程序、GPRS 模塊驅(qū)動程序、人機對話模塊驅(qū)動程序、I/O 口驅(qū)動程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運行，對閱讀器進行了各種功能測試，包括：讀卡功能、GPRS 數(shù)據(jù)傳輸功能、人機接口功能。 通過功能測試，該閱讀器能準確讀取第二代身份證內(nèi)信息并通過GPRS 網(wǎng)絡(luò)成功將信息發(fā)送出去。該閱讀器與市面上現(xiàn)有的閱讀器相比，具有可脫機操作、無線傳輸、小巧靈便的優(yōu)點。由于該閱讀器軟件采用模塊化的設(shè)計方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應(yīng)用前景。
上傳時間： 2013-06-10
上傳用戶：爺?shù)臍赓|(zhì)
軟開關(guān)技術(shù)是電力電子裝置向高頻化、高功率密度化發(fā)展的關(guān)鍵技術(shù)，已成為現(xiàn)代電力電子技術(shù)研究的熱點之一。微處理器的出現(xiàn)促進了電力電子變換器的控制技術(shù)從傳統(tǒng)的模擬控制轉(zhuǎn)向數(shù)字控制，數(shù)字控制技術(shù)可使控制電路大為簡化，并能提高系統(tǒng)的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級箝位ZVZCS PWM DC/DC變換器，其反饋控制采用數(shù)字化方式。 論文分析了該新型變換器的工作原理，推導(dǎo)了變換器各種狀態(tài)時的參數(shù)計算方程；設(shè)計了以ARW芯片LPC2210為核心的數(shù)字化反饋控制系統(tǒng)，通過軟件設(shè)計實現(xiàn)了PWM移相控制信號的輸出；運用Pspice9.2軟件成功地對變換器進行了仿真，分析了各參數(shù)對變換器性能的影響，并得出了變換器的優(yōu)化設(shè)計參數(shù)；最后研制出基于該新型拓撲和數(shù)字化控制策略的1千瓦移相控制零電壓零電流軟開關(guān)電源，給出了其主電路、控制電路、驅(qū)動電路、保護電路及高頻變壓器等的設(shè)計過程，并在實驗樣機上測量出了實際運行時的波形。 理論分析與實驗結(jié)果表明：該變換器拓撲能實現(xiàn)超前橋臂的零電壓開關(guān)，滯后橋臂的零電流開關(guān)；采用ARM微控制器進行數(shù)字控制，較傳統(tǒng)的純模擬控制實時反應(yīng)速度更快、電源穩(wěn)壓性能更好、外圍電路更簡單、設(shè)計更靈活等，為實現(xiàn)智能化數(shù)字電源創(chuàng)造了基礎(chǔ)，具有廣泛的應(yīng)用前景和巨大的經(jīng)濟價值。
上傳時間： 2013-08-03
上傳用戶：cc1
LDPC(低密度奇偶校驗碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實際通信系統(tǒng)是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設(shè)計與實現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比，編碼復(fù)雜度大，成為編碼硬件實現(xiàn)的一個障礙；論文針對實際系統(tǒng)的預(yù)期指標，通過對多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長，設(shè)計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準循環(huán)編碼器和二階準循環(huán)編碼器。 對于每種編碼器，分別設(shè)計了其整體結(jié)構(gòu)，并對每種編碼器的功能模塊進行深入研究，設(shè)計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真；根據(jù)時序仿真結(jié)果和綜合報告對三種編碼方案進行比較，最終選擇串行準循環(huán)編碼器作為硬件實現(xiàn)的編碼方案。 最后，在FPGA中硬件實現(xiàn)了串行準循環(huán)編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現(xiàn)性。
標簽： LDPC FPGA 編碼器 實現(xiàn)研究
上傳時間： 2013-08-02
上傳用戶：林魚2016
LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，LDPC碼已經(jīng)被多個通信系統(tǒng)定為信道編碼方案，并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過程中所涉及的數(shù)據(jù)量龐大，譯碼時序控制復(fù)雜，如何實現(xiàn)LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運算單元的FPGA設(shè)計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復(fù)雜度進行比較論證，選出適合硬件實現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng)，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現(xiàn)了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統(tǒng)完成了譯碼器的硬件測試。
標簽： LDPC FPGA 譯碼器 實現(xiàn)研究
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎(chǔ)上詳細研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應(yīng)的仿真比較，驗證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設(shè)計，詳細介紹了各個模塊的設(shè)計和實現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設(shè)計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設(shè)計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案，使之運用于OFDM基帶處理系統(tǒng)當中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。
標簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標，對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標準，在實現(xiàn)編碼器時，針對標準中給定的幀長、碼率與交織算法，以及偽隨機序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計中，采用了FPGA設(shè)計中“自上而下”的設(shè)計方法，權(quán)衡硬件實現(xiàn)復(fù)雜度與處理時延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來實現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊，分別闡述了實現(xiàn)過程。 然后，基于Verilog HDL 設(shè)計出12位固點數(shù)據(jù)的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設(shè)計的相同指標的浮點數(shù)據(jù)譯碼器進行性能比較，得到該設(shè)計的功能驗證。 最后，研究了Tuxbo碼譯碼器幾項最新技術(shù)，如滑動窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計，將改進后的譯碼器與先前設(shè)計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標器件xilinx Virtex-Ⅱ500進行電路綜合，證實了這些改進技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
