Chirp信號是一個典型的非平穩(wěn)信號，在通信、聲納、雷達等領域具有廣泛的應用，為了更好的顯示其特性，文中首先介紹了各個算法的定義和公式，然后用各種時頻分析方法對該信號以及該信號添加單頻正弦噪聲信號進行分析，比較各類方法的特點，通過分析和比較可知希爾伯特黃變換在處理該信號具有很好的聚集性以及對單頻噪聲也有很好的辨別能力。最后用MATLAB軟件進行仿真得到結果。
標簽： Chirp 信號 時頻分析 特征
上傳時間： 2013-11-20
上傳用戶：wqxstar
在建立機動通信網(wǎng)絡模型的基礎上，分析了復雜電磁對抗環(huán)境的基本構成，探討了敵方可能的基于重要性指標的攻擊目標選擇策略，建立了電子對抗條件下模擬環(huán)境模型。再結合節(jié)點連通性、信道帶寬、信道丟失率和平均時延等多項指標，建立了復雜電磁環(huán)境下機動通信網(wǎng)絡抗毀性評估模型，并完成了抗毀性評估計算及仿真分析。
標簽： 復雜電磁環(huán)境 機動 通信網(wǎng)絡
上傳時間： 2014-12-30
上傳用戶：weareno2
本課題在深入研究了射頻卡的相關理論和技術的基礎上，設計開發(fā)了一套完整的非接觸式射頻卡(收費)管理系統(tǒng)。本文首先結合國內外射頻卡技術研究動態(tài)和發(fā)展趨勢，簡要介紹了非接觸式射頻技術的基本概況，從非接觸式射頻卡的系統(tǒng)組成結構入手，詳細分析了射頻卡系統(tǒng)的基本原理和其所涉及到的關鍵技術，接著本文著重分析了非接觸式射頻卡系統(tǒng)的軟硬件開發(fā)設計思想，對硬件設計中的MCU和射頻模塊的特性進行了具體的介紹，對終端讀寫器各部分硬件(射頻識別部分、顯示電路、報警模塊，485通訊模塊等)的功能構造和電路設計進行了詳細的分析，在硬件設計的基礎上，詳細闡述了終端讀寫器的軟件設計過程，給出了終端讀寫器主程序和各功能模塊的軟件設計，并結合終端讀寫器的設計開發(fā)了射頻卡管理系統(tǒng)作為上位機管理軟件，對數(shù)據(jù)庫管理和串口通信等作了詳細的闡述。
標簽： 非接觸式 射頻卡 應用系統(tǒng)
上傳時間： 2013-11-13
上傳用戶：pwcsoft
量子密鑰分配是密碼學與量子力學相結合的產(chǎn)物，它是以量子態(tài)為信息載體，利用量子力學的一些原理來傳輸和保護信息。通常把通信雙方以量子態(tài)為信息載體，利用量子力學原理，通過量子信道傳輸，在保密通信雙方之間建立共享密鑰的方法，稱為量子密鑰分配，其安全性是由量子力學中的“海森堡測不準關系”（測不準原理）及“量子不可復制定理”(非克隆定理)或糾纏粒子的相干性和非定域性等量子特性來保證的。量子密鑰分配不是用于傳輸密文，而是用于建立、傳輸密碼本，即在保密通信雙方分配密鑰，俗稱量子密碼通信。
標簽： 量子密碼通信 論文
上傳時間： 2013-11-06
上傳用戶：竺羽翎2222
非接觸感應式靜電測量儀表，讀數(shù)要經(jīng)過乘數(shù)k與測量距離d的關系換算才能得出被測靜電體的靜電電壓，為解決這一人工換算及測量過程繁瑣問題，提出了利用超聲測距技術與非接觸式靜電測量技術一體化靜電測量方式及其設計方法，研究了超聲測距技術用于非接觸式靜電測量一體化設計的參數(shù)與精度要求和相對測距方法應用，進行了超聲測距與非接觸式靜電測量一體化原理與整機結構設計的可行性驗證。
標簽： 超聲測距技術 測量 設計方法 非接觸
上傳時間： 2013-11-03
上傳用戶：windypsm
PCB的可制造性與可測試性，很詳細的pcb學習資料。
標簽： PCB 可制造性 測試
上傳時間： 2015-01-01
上傳用戶：tou15837271233
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結構實現(xiàn)設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現(xiàn)設計算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節(jié)點以及它們之間連接的模型。 一個復雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結構。 · 提供了可帶參數(shù)且非零延續(xù)時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數(shù)結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
本資料是關于Nexys3板卡的培訓資料。Nexys 開發(fā)板是基于最新技術Spartan-6 FPGA的數(shù)字系統(tǒng)開發(fā)平臺。它擁有48M字節(jié)的外部存儲器（包括2個非易失性的相變存儲器），以及豐富的I/O器件和接口，可以適用于各式各樣的數(shù)字系統(tǒng)。 板上自帶AdeptTM高速USB2接口可以為開發(fā)板提供電源，也可以燒錄程序到FPGA，用戶數(shù)據(jù)的傳輸速率可以達到38M字節(jié)/秒。 Nexys3開發(fā)板可以通過添加一些低成本的外設Pmods （可以多達30幾個）和Vmods （最新型外設）來實現(xiàn)額外的功能，例如A/D和D/A轉換器，線路板，電機驅動裝置，和實現(xiàn)裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設計套件），以及其他工具。 圖 Nexys3板卡介紹
標簽： Nexys3 板卡 培訓資料
上傳時間： 2013-10-24
上傳用戶：caiqinlin
為了實現(xiàn)對非相干雷達的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設計了一種基于FPGA的DSU硬件實現(xiàn)方法。實驗結果表明基于FPGA的DSU方法可以提高程序的執(zhí)行效率和系統(tǒng)的實時性，可實現(xiàn)非相參雷達的相參化功能。
標簽： FPGA 數(shù)字穩(wěn)定校正
上傳時間： 2013-11-23
上傳用戶：shengyj12345
撓性印制板很容易在大應力的作用下造成開裂或斷裂，在設計時常在拐角處采用抗撕裂結構設計以更好地改善FPC的抗撕裂的性能。
標簽： 撓性印制 信號傳輸 性能分析
上傳用戶：kelimu
蟲蟲下載站版權所有 京ICP備2021023401號-1
