在圖像處理及檢測(cè)系統(tǒng)中，實(shí)時(shí)性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測(cè)技術(shù)及方法的基礎(chǔ)上，應(yīng)用嵌入式系統(tǒng)設(shè)計(jì)和圖像處理技術(shù)，以交通信息視頻檢測(cè)系統(tǒng)為研究背景，展開(kāi)了基于FPGA視頻圖像檢測(cè)技術(shù)的研究與應(yīng)用，通過(guò)系統(tǒng)仿真驗(yàn)證了基于FPGA架構(gòu)的圖像并行處理和檢測(cè)系統(tǒng)具有較高的實(shí)時(shí)處理能力，能夠準(zhǔn)確并穩(wěn)定地檢測(cè)出運(yùn)動(dòng)目標(biāo)的信息。可見(jiàn)FPGA對(duì)提高視頻檢測(cè)及處理的實(shí)時(shí)性是一個(gè)較好的選擇。 本文主要研究的內(nèi)容有： 1．分析研究了視頻圖像檢測(cè)技術(shù)，針對(duì)傳統(tǒng)基于PC構(gòu)架和DSP處理器的視頻檢測(cè)系統(tǒng)的弊端，并從可靠性、穩(wěn)定性、實(shí)時(shí)性和開(kāi)發(fā)成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設(shè)計(jì)方案。 2．應(yīng)用模塊化的硬件設(shè)計(jì)方法，構(gòu)建了新一代嵌入式視頻檢測(cè)系統(tǒng)的硬件平臺(tái)。該系統(tǒng)由異步FIFO模塊、圖像空間轉(zhuǎn)換模塊、SRAM幀存控制模塊、圖像預(yù)處理模塊和圖像檢測(cè)模塊等組成，較好地解決了圖像采樣存儲(chǔ)、處理和傳輸?shù)膯?wèn)題，并為以后系統(tǒng)功能的擴(kuò)展奠定了良好的基礎(chǔ)。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實(shí)現(xiàn)結(jié)構(gòu)圖，應(yīng)用VHDL硬件描述語(yǔ)言編程、實(shí)現(xiàn)，仿真結(jié)果表明，快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50％，更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運(yùn)算速度，增強(qiáng)了檢測(cè)系統(tǒng)的實(shí)時(shí)性能。 4．研究了基于視頻的交通車流量檢測(cè)算法，重點(diǎn)討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對(duì)圖像進(jìn)行了直方圖均衡處理，提高圖像檢測(cè)精度。并結(jié)合嵌入式系統(tǒng)處理技術(shù)，在FPGA系統(tǒng)上研究設(shè)計(jì)了這些算法的硬件實(shí)現(xiàn)結(jié)構(gòu)，用VHDL語(yǔ)言實(shí)現(xiàn)，并對(duì)各個(gè)模塊及相應(yīng)算法做出了功能仿真和性能分析。 5．系統(tǒng)仿真與驗(yàn)證是整個(gè)FPGA設(shè)計(jì)流程中最重要的步驟，針對(duì)現(xiàn)有仿真工具用手動(dòng)設(shè)置輸入波形工作量大等弊病，本文提出了一種VHDL測(cè)試基準(zhǔn)(TestBench)方法解決系統(tǒng)輸入源仿真問(wèn)題，用TEXTIO程序包設(shè)計(jì)了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測(cè)試中因測(cè)試向量龐大而難以手動(dòng)輸入的問(wèn)題。并將系統(tǒng)的仿真結(jié)果數(shù)據(jù)在MATLAB上還原為圖像，方便了系統(tǒng)測(cè)試結(jié)果的分析與調(diào)試。系統(tǒng)測(cè)試的結(jié)果表明，運(yùn)動(dòng)目標(biāo)的檢測(cè)基本符合要求，可以排除行走路人等移動(dòng)物體(除車輛外)的噪聲干擾，有效地檢測(cè)出正確的目標(biāo)。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測(cè)技術(shù)，針對(duì)FPGA技術(shù)的特點(diǎn)對(duì)某些算法提出了改進(jìn)，并在MATLAB、QuartusⅡ和ModelSim軟件開(kāi)發(fā)平臺(tái)上仿真實(shí)現(xiàn)，仿真結(jié)果達(dá)到預(yù)期目標(biāo)。本文的研究對(duì)智能化交通監(jiān)控系統(tǒng)的車流量檢測(cè)做了有益探索，對(duì)其他場(chǎng)合的圖像高速處理及檢測(cè)也具有一定的參考價(jià)值。
標(biāo)簽： FPGA 視頻圖像 檢測(cè)技術(shù)
上傳時(shí)間： 2013-07-13
上傳用戶：woshiayin
本文以“機(jī)車車輛輪對(duì)動(dòng)態(tài)檢測(cè)裝置”為研究背景，以改進(jìn)提升裝置性能為目標(biāo)，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實(shí)現(xiàn)圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標(biāo)準(zhǔn)的基本系統(tǒng)。本文使用硬件描述語(yǔ)言Verilog，以RedLogic的RVDK開(kāi)發(fā)板作為硬件平臺(tái)，在開(kāi)發(fā)工具OUARTUS2 6.0和MODELSIM SE 6.1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。 數(shù)據(jù)采集部分完成的功能是將由模擬攝像機(jī)拍攝到的圖像信號(hào)進(jìn)行數(shù)字化，然后從數(shù)據(jù)流中提取有效數(shù)據(jù)，加以適當(dāng)裁剪，最后將奇偶場(chǎng)圖像數(shù)據(jù)合并成幀，存儲(chǔ)到存儲(chǔ)器中。數(shù)字化及碼流產(chǎn)生的功能由SAA7113芯片完成，由FPGA對(duì)SAA7113芯片初始化設(shè)置、控制，并對(duì)數(shù)字化后的數(shù)據(jù)進(jìn)行操作。 圖像處理算法部分考慮到實(shí)時(shí)性與算法復(fù)雜度等因素，從裝置的圖像處理流程中有選擇性地實(shí)現(xiàn)了直方圖均衡化、中值濾波與邊緣檢測(cè)三種圖像處理算法。 壓縮編碼部分依據(jù)JPEG標(biāo)準(zhǔn)基本系統(tǒng)順序編碼模式，在FPGA上實(shí)現(xiàn)了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數(shù)DPCM(Differential Pulse Code Modulation)編碼、交流系數(shù)RLC(Run Length code)編碼、霍夫曼編碼等主要步驟，最后用實(shí)際的圖像數(shù)據(jù)塊對(duì)系統(tǒng)進(jìn)行了驗(yàn)證。
上傳時(shí)間： 2013-04-24
上傳用戶：qazwsc
圖像增強(qiáng)技術(shù)是數(shù)字圖像處理領(lǐng)域中的一項(xiàng)重要內(nèi)容，隨著數(shù)字圖像處理應(yīng)用領(lǐng)域的不斷擴(kuò)大，快速、實(shí)時(shí)圖像處理技術(shù)成為研究的熱點(diǎn)。超大規(guī)模集成電路技術(shù)的飛速發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)，尤其是FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)憑借其高速并行、可重配置的架構(gòu)和基于查找表的獨(dú)特結(jié)構(gòu)等優(yōu)點(diǎn)使得在數(shù)字信號(hào)處理領(lǐng)域的應(yīng)用持續(xù)上升。國(guó)內(nèi)外，越來(lái)越多的實(shí)時(shí)圖像處理應(yīng)用逐漸轉(zhuǎn)向FPGA平臺(tái)。 本文基于FPGA的圖像增強(qiáng)技術(shù)研究主要是針對(duì)空間域方法，這種方法是指在空間域內(nèi)直接對(duì)像素灰度值進(jìn)行運(yùn)算處理，算法簡(jiǎn)單并且存在并行性，非常適合于用硬件實(shí)現(xiàn)。FPGA可以靈活地實(shí)現(xiàn)并行、實(shí)時(shí)處理圖像數(shù)據(jù)，正是利用這一特點(diǎn)，本文提出了一種基于FPGA的圖像增強(qiáng)處理系統(tǒng)設(shè)計(jì)。該系統(tǒng)采用SOPC技術(shù)，完成圖像增強(qiáng)處理。文中給出了系統(tǒng)設(shè)計(jì)思路，并分析了該系統(tǒng)的結(jié)構(gòu)及功能實(shí)現(xiàn)，說(shuō)明了系統(tǒng)實(shí)現(xiàn)過(guò)程。其硬件平臺(tái)的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設(shè)計(jì)方法構(gòu)造圖像增強(qiáng)處理功能模塊，利用硬件描述語(yǔ)言vHDL對(duì)圖像增強(qiáng)模塊進(jìn)行電路描述，并進(jìn)行設(shè)計(jì)優(yōu)化、仿真，在生成系統(tǒng)配置文件后加載到FPGA上進(jìn)行板級(jí)調(diào)試。完成了基于FPGA的圖像增強(qiáng)算法模塊的設(shè)計(jì)，重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了點(diǎn)運(yùn)算增強(qiáng)處理模塊、中值濾波器模塊，并對(duì)中值濾波器進(jìn)行了改進(jìn)設(shè)計(jì)實(shí)現(xiàn)，采用FPGA完成了對(duì)圖像增強(qiáng)算法的硬件加速。
標(biāo)簽： FPGA 圖像增強(qiáng) 技術(shù)研究
上傳時(shí)間： 2013-06-16
上傳用戶：songrui
軟件無(wú)線電已成為無(wú)線通信非常關(guān)鍵的技術(shù)之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線，在一個(gè)開(kāi)放式、模塊化的通用硬件平臺(tái)上用盡可能多的軟件來(lái)實(shí)現(xiàn)無(wú)線電臺(tái)的各種功能。 本文所討論的多相濾波器組信道化接收機(jī)(PPCR)及信道非均勻劃分，即是應(yīng)用了軟件無(wú)線電理念的一種新技術(shù)。該技術(shù)針對(duì)傳統(tǒng)無(wú)線電接收機(jī)存在的結(jié)構(gòu)不靈活、系統(tǒng)升級(jí)困難、同時(shí)處理多信號(hào)能力弱及系統(tǒng)規(guī)模過(guò)大等問(wèn)題，應(yīng)用現(xiàn)代多速率信號(hào)處理理論對(duì)之進(jìn)行了改進(jìn)。改進(jìn)后的軟件無(wú)線電PPCR．具有全概率接收能力，能對(duì)信號(hào)進(jìn)行下變頻并降低其采樣率處理，實(shí)現(xiàn)后資源耗費(fèi)較低，而且依托現(xiàn)場(chǎng)可編程門陣列(FPGA)建立的平臺(tái)是開(kāi)放式的，在需要時(shí)可在不改變硬件系統(tǒng)的情況下通過(guò)軟件更改系統(tǒng)的功能，極大地提高了系統(tǒng)的靈活性。諸多的優(yōu)點(diǎn)使其具有十分廣泛的應(yīng)用前景，也成為當(dāng)前研究熱點(diǎn)之一。 本文首先介紹了課題的應(yīng)用背景，并深入討論了軟件無(wú)線電的基本理論：信號(hào)采樣理論及多速率信號(hào)處理理論，介紹了應(yīng)用PPCR的采樣處理過(guò)程，給出了推導(dǎo)PPCR的數(shù)學(xué)模型，并在此基礎(chǔ)上分析闡述了信道非均勻劃分的原理。 在本文的系統(tǒng)仿真及實(shí)現(xiàn)部分，首先介紹了應(yīng)用現(xiàn)代DSP開(kāi)發(fā)工具DSPBuilder進(jìn)行開(kāi)發(fā)的設(shè)計(jì)流程，然后對(duì)應(yīng)用DSP Builder來(lái)設(shè)計(jì)PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細(xì)闡述，最后對(duì)系統(tǒng)仿真及實(shí)現(xiàn)過(guò)程的實(shí)驗(yàn)結(jié)果圖進(jìn)行了分析。 本文主要是在實(shí)驗(yàn)室階段對(duì)算法在硬件實(shí)現(xiàn)上進(jìn)行研究。成果可以作為后續(xù)應(yīng)用研究的基礎(chǔ)，對(duì)各種應(yīng)用軟件無(wú)線電理念的通信系統(tǒng)都具有一定的參考價(jià)值。
上傳時(shí)間： 2013-06-17
上傳用戶：xfbs821
自適應(yīng)濾波器是智能天線技術(shù)中核心部分-自適應(yīng)波束成形器的關(guān)鍵技術(shù)，算法的高效穩(wěn)定性及硬件時(shí)鐘速率的快慢是判斷波束成形器性能優(yōu)劣的主要標(biāo)準(zhǔn)。 首先選取工程領(lǐng)域最常用的自適應(yīng)橫向LMS濾波算法作為研究對(duì)象，提出了利用最小均方誤差意義下自適應(yīng)濾波器的輸出信號(hào)與主通道噪聲信號(hào)的等效關(guān)系，得到濾波器最佳自適應(yīng)參數(shù)的方法。并分析了在平穩(wěn)和非平穩(wěn)環(huán)境噪聲下，濾波器的收斂速度、權(quán)系數(shù)穩(wěn)定性、跟蹤輸入信號(hào)的能力和信噪比的改善等特性。 在分析梯度自適應(yīng)格型算法的基礎(chǔ)上，提出利用最佳反射系數(shù)的收斂性和穩(wěn)定性，得到了梯度自適應(yīng)格型濾波器的定步長(zhǎng)改進(jìn)方法；并以改進(jìn)的梯度自適應(yīng)格型和線性組合器組成梯度自適應(yīng)格型聯(lián)合處理算法，在同樣環(huán)境噪聲下，相比自適應(yīng)橫向LMS算法，其各項(xiàng)性能指標(biāo)都得到了極大地改善，而且有利于節(jié)省硬件資源。 設(shè)計(jì)了自適應(yīng)橫向LMS濾波器和梯度自適應(yīng)格型聯(lián)合處理濾波器的電路模型，并用馳豫超前技術(shù)對(duì)兩類濾波器進(jìn)行了流水線優(yōu)化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設(shè)計(jì)與仿真實(shí)現(xiàn)。并以FPGA實(shí)現(xiàn)的3節(jié)梯度自適應(yīng)格型聯(lián)合處理器為核心，設(shè)計(jì)了一種TD-SCDMA系統(tǒng)的自適應(yīng)波束成形器，分析表明可以很好地利用系統(tǒng)提供的參考信號(hào)對(duì)下行波束進(jìn)行自適應(yīng)成形。
標(biāo)簽： FPGA 自適應(yīng)濾波器 算法設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：xyipie
本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語(yǔ)言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過(guò)驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語(yǔ)言完成了取指單元，指令譯碼器單元，存儲(chǔ)器單元和邏輯運(yùn)算單元的電路模塊的設(shè)計(jì)與實(shí)現(xiàn)；研究了控制單元的實(shí)現(xiàn)方法和基于全局狀態(tài)機(jī)的設(shè)計(jì)理論，采用硬件描述語(yǔ)言完成了對(duì)各個(gè)控制線的相關(guān)設(shè)計(jì)與實(shí)現(xiàn)。論文通過(guò)原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實(shí)現(xiàn)方式，基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。 本系統(tǒng)采用分模塊的設(shè)計(jì)方式，把具有相同功能的邏輯電路集中到一個(gè)框圖里，使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計(jì)方式，把明顯地具有主從關(guān)系的電路放在不同的層次里，這也使得系統(tǒng)模塊功能的可擴(kuò)展性大大地增強(qiáng)。內(nèi)部邏輯共分為數(shù)據(jù)存儲(chǔ)器模塊；程序存儲(chǔ)器模塊；時(shí)序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個(gè)部分，文中對(duì)各個(gè)模塊的設(shè)計(jì)作了詳細(xì)的介紹。本文在最后對(duì)已實(shí)現(xiàn)的部分典型指令進(jìn)行了邏輯仿真測(cè)試，測(cè)試結(jié)果表明，本文所設(shè)計(jì)的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過(guò)程中，相應(yīng)寄存器和總線上的值也均符合設(shè)計(jì)要求，實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-06-05
上傳用戶：金宜
隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門領(lǐng)域。 本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
標(biāo)簽： 圖像處理 算法研究 硬件設(shè)計(jì)
上傳時(shí)間： 2013-05-30
上傳用戶：水瓶kmoon5
多功能車輛總線一類設(shè)備是一個(gè)在列車通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡(luò)接口單元。目前我國(guó)的新式列車大多采用列車通信網(wǎng)傳輸列車中大量的控制和服務(wù)信息。但使用的列車通信網(wǎng)產(chǎn)品主要為國(guó)外進(jìn)口，因此迫切需要研制具有自主知識(shí)產(chǎn)權(quán)的列車通信網(wǎng)產(chǎn)品。 論文以一類設(shè)備控制器的設(shè)計(jì)為核心，采取自頂向下的模塊設(shè)計(jì)方法。將設(shè)備控制器分為同步層和數(shù)據(jù)處理層來(lái)分別實(shí)現(xiàn)對(duì)幀的發(fā)送與接收處理和對(duì)幀數(shù)據(jù)的提取與存儲(chǔ)處理。 同步層包含幀的識(shí)別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個(gè)模塊。幀識(shí)別模塊檢測(cè)幀的起始位并對(duì)幀類型進(jìn)行判斷。譯碼模塊根據(jù)采集的樣本值來(lái)判斷曼徹斯特編碼的值，采樣的難點(diǎn)在于非理想信號(hào)帶來(lái)的采樣誤差，論文使用結(jié)合位同步的多點(diǎn)采樣法來(lái)提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進(jìn)行曼徹斯特編碼，編碼時(shí)在非數(shù)據(jù)符位關(guān)閉編碼電路使非數(shù)據(jù)符保持原來(lái)的編碼輸出。 數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲(chǔ)器為設(shè)計(jì)核心。MCU是控制器的核心，對(duì)接收的主幀進(jìn)行分析，判斷是從通信存儲(chǔ)器相應(yīng)端口取出應(yīng)答從幀并發(fā)送，還是準(zhǔn)備接收從幀并存入通信存儲(chǔ)器。通信存儲(chǔ)器存儲(chǔ)設(shè)備的通信數(shù)據(jù)，合適的地址分配能簡(jiǎn)化MCU的控制程序，論文固定了通信存儲(chǔ)器端口大小使MCU可以根據(jù)一個(gè)固定的公式進(jìn)行端口的遍歷從而簡(jiǎn)化了MCU程序的復(fù)雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問(wèn)題而出現(xiàn)錯(cuò)誤，論文采用循環(huán)冗余檢驗(yàn)碼結(jié)合偶檢驗(yàn)擴(kuò)展來(lái)對(duì)傳輸數(shù)據(jù)進(jìn)行差錯(cuò)控制。 最后，使用FPGA和硬件描述語(yǔ)言Verilog HDL開(kāi)發(fā)出了MVB一類設(shè)備。目前該一類設(shè)備已運(yùn)用在SS4G電力機(jī)車的制動(dòng)控制單元(BCU．Brake Control Unit)中并在鐵道科學(xué)研究院通過(guò)了TCN通信測(cè)試。一類設(shè)備的成功研制為列車通信網(wǎng)中總線管理器等高類設(shè)備的開(kāi)發(fā)奠定了堅(jiān)實(shí)的基礎(chǔ)。
上傳時(shí)間： 2013-07-27
上傳用戶：qazxsw
軟件無(wú)線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無(wú)線電技術(shù)無(wú)可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無(wú)線電通信技術(shù)的發(fā)展方向。理想的軟件無(wú)線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開(kāi)放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過(guò)軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對(duì)射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號(hào)與輸入采樣信號(hào)在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號(hào)頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無(wú)線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計(jì)帶來(lái)極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計(jì)是深受廣大設(shè)計(jì)人員歡迎的設(shè)計(jì)手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對(duì)數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡(jiǎn)要闡述了軟件無(wú)線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實(shí)現(xiàn)方法，即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對(duì)CORDIc算法作了重點(diǎn)介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對(duì)基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點(diǎn)介紹了軟件無(wú)線電中廣泛采用的級(jí)聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對(duì)前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無(wú)線電中廣泛采用的半帶(half-band，HB)濾波器，對(duì)基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真，最后簡(jiǎn)要介紹了FIR的多相結(jié)構(gòu)。 第五章對(duì)數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個(gè)噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺(tái)中頻數(shù)字化應(yīng)用中的一個(gè)實(shí)例，給出了測(cè)試結(jié)果，重點(diǎn)介紹了下變頻器的：FPGA實(shí)現(xiàn)，其對(duì)應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對(duì)從事該領(lǐng)域設(shè)計(jì)的技術(shù)人員具有一定參考價(jià)值。
標(biāo)簽： 軟件無(wú)線電 數(shù)字下變頻 技術(shù)研究
上傳時(shí)間： 2013-06-09
上傳用戶：szchen2006
H.264視頻編解碼標(biāo)準(zhǔn)以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性等優(yōu)點(diǎn)在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實(shí)時(shí)通信等許多方面得到了廣泛應(yīng)用。提高H.264幀內(nèi)預(yù)測(cè)的速度，對(duì)于實(shí)時(shí)性要求較高的場(chǎng)合具有重大的意義。為此，論文在總結(jié)國(guó)內(nèi)外相關(guān)研究的基礎(chǔ)上，針對(duì)H.264幀內(nèi)預(yù)測(cè)的軟件實(shí)現(xiàn)具有運(yùn)算量大、實(shí)時(shí)性差等缺點(diǎn)，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預(yù)測(cè)算法的硬件實(shí)現(xiàn)。 論文在詳細(xì)闡述H.264幀內(nèi)預(yù)測(cè)編碼技術(shù)的基礎(chǔ)上，分析了17種預(yù)測(cè)模式算法，通過(guò)Matlab仿真建模，直觀地給出了預(yù)測(cè)模式的預(yù)測(cè)效果，并在JM12.2官方驗(yàn)證平臺(tái)上測(cè)試比較各種預(yù)測(cè)模式對(duì)編碼性能的影響，以此為根據(jù)對(duì)幀內(nèi)預(yù)測(cè)模式進(jìn)行裁剪。接著論文提出了基于FPGA的幀內(nèi)預(yù)測(cè)系統(tǒng)的設(shè)計(jì)方案，將前段采集劍的RGB圖像通過(guò)色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負(fù)責(zé)讀寫數(shù)掘送入幀內(nèi)預(yù)測(cè)模塊進(jìn)行處理。幀內(nèi)預(yù)測(cè)模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來(lái)計(jì)算各預(yù)測(cè)模式下的預(yù)測(cè)值，極大地減小了預(yù)測(cè)電路的復(fù)雜度。針對(duì)預(yù)測(cè)模式選擇算法，論文采用多模式并行運(yùn)算的方法，即多個(gè)結(jié)構(gòu)相同的殘差計(jì)算模塊，同時(shí)計(jì)算各種預(yù)測(cè)模式對(duì)應(yīng)的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設(shè)計(jì)提高硬件的工作效率。最后，論文設(shè)計(jì)了LCD顯示模塊直觀地顯示所得到的最佳預(yù)測(cè)模式。 整個(gè)幀內(nèi)預(yù)測(cè)系統(tǒng)被劃分成多個(gè)功能模塊，采用層次化、模塊化的設(shè)計(jì)思想，并采用流水線結(jié)構(gòu)和乒乓操作來(lái)提高系統(tǒng)的并行性、運(yùn)行速度和總線利用率。所有模塊用Verilog語(yǔ)言設(shè)計(jì)，由Modelsim仿真和集成開(kāi)發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時(shí)鐘頻率最高達(dá)到106.7MHz。該設(shè)計(jì)在完成功能的基礎(chǔ)上，能夠較好地滿足實(shí)時(shí)性要求。論文對(duì)于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進(jìn)行了有益的探索，具有一定的實(shí)用價(jià)值。
標(biāo)簽： H264 視頻編碼器 幀內(nèi)預(yù)測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-21
上傳用戶：ABCD_ABCD
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
