esobi的面試題. 多少可以提供些參考
標(biāo)簽： esobi
上傳時(shí)間： 2017-03-23
上傳用戶：bjgaofei
一些oracle 的歷年考試題目! 如果想考o(jì)racle 的人必參考!
標(biāo)簽： oracle
上傳時(shí)間： 2014-12-06
上傳用戶：stewart·
面試的27個(gè)經(jīng)典問題，找工作的可以看看，準(zhǔn)備充分才是重點(diǎn)
標(biāo)簽：
上傳時(shí)間： 2013-06-06
上傳用戶：chfanjiang
SSL測試技朮說明文檔﹐解決SSL測試相關(guān)問題﹐英文。
上傳時(shí)間： 2013-12-09
上傳用戶：894898248
USB HID R/W 測試程式, 從網(wǎng)路上抓下來, 並修正其問題
上傳時(shí)間： 2016-02-20
上傳用戶：米卡
主題 : Low power Modified Booth Multiplier 介紹 : 為了節(jié)省乘法器面積、加快速度等等，許多文獻(xiàn)根據(jù)乘法器中架構(gòu)提出改進(jìn)的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個(gè)位元補(bǔ)上“0”，再由LSB至MSB以每兩個(gè)位元為一個(gè)Group，而下一個(gè)Group的LSB會(huì)與上一個(gè)Group的MSB重疊(overlap)，Group中的位元。 Booth編碼表進(jìn)行編碼(Booth Encoding)後再產(chǎn)生部分乘積進(jìn)而得到最後的結(jié)果。 Radix-2 Booth演算法在1961年由O. L. Macsorley教授改良後，提出了radix-4 Booth演算法(modified Booth algorithm)，此演算法的差異為Group所涵括的位元由原先的2個(gè)位元變?yōu)?個(gè)位元。
標(biāo)簽： Multiplier Modified Booth power
上傳時(shí)間： 2016-09-01
上傳用戶：stewart·
一個(gè)LCD燈的小程序。不是我寫的。我只負(fù)責(zé)了調(diào)試。適用在ACEXEP1K30QC208-3上。我跑了SIMULATOR，管腳連接標(biāo)示了。我也下在電路板上試過了，沒有問題。要用到實(shí)驗(yàn)板上的兄弟們把CLK1改到TESTOUT3或者0就好了。綫幫助新手，人人有責(zé)。
標(biāo)簽： SIMULATOR ACEXEP LCD 208
上傳時(shí)間： 2015-04-10
上傳用戶：330402686
這是一個(gè)求數(shù)獨(dú)遊戲的m-file 在matlab的命令窗口 鍵入>> sudo7 或者run sudo7 的m-file 之後在 9x9 的方格內(nèi) 填入 數(shù)獨(dú)的問題 按下 "計(jì)算是否有解" 的功能鍵 若不是存在多組的解，則可以 按下 "顯示結(jié)果" 的功能鍵， 也可以載入作者測試的"date1"或"date2" 但不可載入及修改"condition"
標(biāo)簽： m-file sudo7 matlab gt
上傳時(shí)間： 2016-11-18
上傳用戶：waizhang
裡面有許多cc2430的範(fàn)例code，可供使用者測試與更改
上傳時(shí)間： 2013-12-11
上傳用戶：chenbhdt
圖像處理技術(shù)應(yīng)用越來越廣泛，特別是工業(yè)檢測領(lǐng)域。然而，圖像處理技術(shù)應(yīng)用的基礎(chǔ)是圖像的獲取，為了更加靈活地設(shè)計(jì)各種應(yīng)用產(chǎn)品，本課題研究基于FPGA的面陣 CCD驅(qū)動(dòng)傳輸電路設(shè)計(jì)，利用該電路能夠獲取高質(zhì)量、高分辨率的圖像，為后續(xù)的圖像處理技術(shù)應(yīng)用打下基礎(chǔ)。本文首先介紹了研究意義、CCD圖像傳感器的發(fā)展以及FPGA的產(chǎn)生與發(fā)展，接著提出了面陣CCD成像系統(tǒng)總體設(shè)計(jì)方案，然后針對(duì)關(guān)鍵電路的設(shè)計(jì)進(jìn)行詳盡的分析和說明，這些電路包括時(shí)序發(fā)生電路、存儲(chǔ)器控制電路、USB接口電路以及電源調(diào)理電路。其中時(shí)序發(fā)生電路主要用于產(chǎn)生CCD正常工作所需的各種時(shí)序信號(hào)以及A/D變換芯片AD9824 所需的工作時(shí)序，這些時(shí)序都是由FPGA產(chǎn)生的，文中給出了FPGA邏輯設(shè)計(jì)的基本過程以及仿真波形。本系統(tǒng)采用SDRAM緩存圖像信號(hào)，為了完成SDRAM的寫入、讀出以及定時(shí)刷新，利用FPGA生成存儲(chǔ)器控制電路。系統(tǒng)采用USB接口與計(jì)算機(jī)通信，因此FPGA 中設(shè)計(jì)了相應(yīng)邏輯電路與CY7C68013A USB接口芯片實(shí)現(xiàn)信號(hào)握手及數(shù)據(jù)通信，進(jìn)而與 PC機(jī)通信。為了保證各個(gè)芯片正常工作，設(shè)計(jì)電源調(diào)理電路實(shí)現(xiàn)將輸入5V電源轉(zhuǎn)換成多種電壓向各個(gè)芯片供電。經(jīng)過初步調(diào)試，并根據(jù)仿真結(jié)果判斷驅(qū)動(dòng)傳輸電路基本達(dá)到設(shè)計(jì)要求。關(guān)鍵詞：FPGA，CCD，A/D變換，SDRAM，USB，驅(qū)動(dòng)時(shí)序
上傳時(shí)間： 2013-04-24
上傳用戶：prczsf
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
