海信HDP2919彩電電路圖海信HDP2919彩色電視機電路圖，海信HDP2919彩電圖紙，海信HDP2919原理圖。
上傳時間： 2013-06-18
上傳用戶：黃華強
數碼相機閃光燈充電電路分析 &nbs
上傳時間： 2013-07-17
上傳用戶：小眼睛LSL
常模信號是一類非常重要的信號，而專門應用于常模信號的常模算法[1]具有復雜度較低、實現起來比較簡單、對陣列模型的偏差不敏感等顯著的優點。因此，常模算法引起了眾多學者的廣泛關注。近年來，常模算法在多用戶檢測領域[2]的研究越來越受到諸多學者的關注。不僅如此，常模算法在其他領域也是備受矚目，如常模算法在盲均衡以及波束形成等領域的應用也是目前研究的熱點。除此之外，常模算法已經不僅僅局限在應用于常模信號，也可應用于多模信號[3]等。 本文對常模算法在多用戶檢測領域的應用以及FPGA[4]實現作了較多的研究工作，共分六章進行闡述。第一章為緒論，介紹了論文相關背景和本文的結構；第二章首先對常模算法作了理論分析，并改進了傳統的2-2型常模算法，我們稱之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺上搭建了仿真平臺，分析了常模算法在多用戶檢測中的應用；第三章研究了相關文獻，簡單介紹了FPGA概念及其設計流程和設計方法，并對VerilogHDL以及Quartus軟件做了簡要介紹；第四章則詳細介紹了常模算法的FPGA實現，用一種基于統計數據的方法確定了數據位長及精度，提出了其實現的系統框圖，并詳細闡述了各主要模塊的設計與實現，同時給出了最后的報告文件以及最高數據處理速度；第五章則在MATLAB平臺和QuartuslI的基礎上搭建了一個仿真平臺，借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能，對不同的精度對系統性能的影響做了討論，也統計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結和對未來的展望。
上傳時間： 2013-06-23
上傳用戶：hzy5825468
隨著經濟的發展，生活水平的逐步提高，購置房屋和車輛的人越來越多，但安全問題也給人們帶來巨大的經濟損失。與此同時，相應的安全防盜系統也應運而生。目前市場上，低端的方案是利用單片機和通訊單元相結合構成系統。這種系統雖然價格便宜，實現起來也相對簡單，但是功能不夠完善，不能實現正真的影、音、像圖文全方位監控。而高端的方案則使用專用集成電路，雖然功能強大，但是價格昂貴，并且對于新的接口標準存在兼容性問題，而且也不易升級。 基于FPGA的安全監控系統，是FPGA和通訊單元相結合的產物。其核心FPGA可多次配置，靈活性強，在性能和價格中找到一個很好的平衡。其易于維護和升級，以滿足市場上不斷推陳出的新的接口標準。 整個系統將是對視頻圖像處理、圖像加密技術、傳感器、PIC總線通訊等諸多技術的整合。而本文將側重于論述該系統中視頻圖像處理、控制接口和視頻傳送部分的內容。全文分為五個章節，第一章簡要介紹了視頻信號處理的原理和結構，對一些專業術語進行介紹，并展示了通用的視頻處理過程。第二章針對監控系統的案例，對視頻信號處理模塊的解決方案進行論述，將實際的視頻信號處理劃分為轉換、計算和傳送三個子模塊，并且分別進行功能介紹。第三章著重介紹視頻轉換和視頻計算兩大模塊，對相應的接口配置和模塊主要代碼實現作了深入分析。第四章將論述視頻處理中的重要課題：數字圖像的壓縮技術，并對相應的重要模塊和關鍵步驟作實際建模分析。第五章將探討視頻傳送的相關技術，介紹傳統的Camera-Link標準和最新的千兆以太網傳送標準，對可行性應用進行了比較。
上傳時間： 2013-04-24
上傳用戶：hebmuljb
現場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,它結合了微電子技術、電路技術和EDA(Electronics Design Automation)技術。隨著它的廣泛應用和快速發展,使設計電路的規模和集成度不斷提高,同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展,數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。離散傅立葉變換(DFT)作為數字信號處理中的基本運算,發揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數量級,使得數字信號處理的實現變得更加容易。FFT已經成為現代數字信號處理的核心技術之一,因此對FFT算法及其實現方法的研究具有很強的理論和現實意義。 本文主要研究如何利用FPGA實現FFT算法,研制具有自主知識產權的FFT信號處理器。該設計采用高效基-16算法實現了一種4096點FFT復數浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯實現,僅用8個實數乘法器就可實現基-16蝶形單元所需的8次復數乘法運算,在保持處理速度的優勢下,比傳統的基-16算法節省了75％的乘法器邏輯資源。 在重點研究處理器蝶形單元設計的基礎上,本文完成了整個FFT處理器電路的FPGA設計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優化,并完成了處理器體系結構的設計；在此基礎上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發環境中實現了處理器各個模塊的RTL設計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設計實現。 經過仿真驗證,本文所設計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設計要求。
上傳時間： 2013-04-24
上傳用戶：科學怪人
基于MATLAB 7.0的信號調制與解調分析
上傳時間： 2013-07-21
上傳用戶：user08x
在VTS(Vessel Tramc Services船舶交管系統)系統中，雷達信號的處理器的能力己成為制約雷達目標錄取、跟蹤處理能力和可靠性以及整個VTS系統工作的主要因素。隨著區域性VTS的建立，要求將雷達信號以最高的質量和最低的代價遠距離傳輸，而達到這一要求的關鍵技術環節一雷達信息的壓縮處理也將受到雷達信號預處理系統的影響。 因此，研究更有效的VTS雷達信號預處理系統是一項很有價值和實際意義的工作。本文是在前人研究成果的基礎上，面向實際應用的需求，主要研究VTS雷達信號預處理算法的設計方法和實現手段，設計完成了一個數字化的雷達原始信號實時采集與處理系統。 本設計主要包括雷達信號的采集、雜波抑制處理以及與DSP芯片的信號傳輸。在硬件結構上，本設計采用FPGA完成信號的采集、CFAR處理和雷達信號檢測器的設計，將大量的以前需要由DSP芯片來完成的算法移植到FPGA中實現，大大減輕了DSP芯片的工作壓力，也減小了系統的體積。 在算法研究中，設計中重點討論了雜波的抑制方法和目標的檢測方法。本文在研究了大量現有的雷達信號雜波抑制及信號檢測的算法的基礎上，比較了各種算法的優劣，最終選擇了一種適合本次設計要求的CFAR算法和雙極點濾波雷達信號檢測器在FPGA中實現。 論文中對設計中所采用的方法給出了理論分析、試驗仿真結果和試驗實際調試結果。通過本文所述的設計和實驗，本文設計的雷達信號預處理系統對雷達視頻信號的采集與傳輸都有很好的效果，所選用的雜波處理算法對雷達雜波、雨雪雜波和陸地回波都具有較好的抑制作用，能有效地處理雷達雜波中的尖峰成分，使信噪比得到較大改善。
上傳時間： 2013-04-24
上傳用戶：pei5
擴展頻譜通信技術,它的突出優點是保密性好,抗干擾性強.隨著通信系統與現代計算機軟、硬件技術與微電子技術發展,越來越多的通信系統構建于這種技術之上.在實際擴頻通信系統工程中,用得比較普遍的是直擴方式和跳頻方式,它們的不同在于直擴是采取隱藏的方式對抗干擾,而跳頻采取躲避的方式. 西方國家早在20世紀50年代就開始對跳頻通信進行研究,在上個世紀末的幾次局部戰爭中,跳頻電臺得到了普遍的應用.跳頻通信的發展促進了其對抗技術的發展,目前,世界主要幾個軍事先進的國家,已經研究出高性能的跳頻通信對抗設備,國內這方面的發展相對國外差距比較大. 未來戰爭是科學技術的斗爭,研究跳頻通信對抗勢在必行.基于這種目的,本文研究和設計了跳頻檢測的FPGA實現,利用基于時頻分析的處理方法,完成了跳頻信號檢測的FPGA實現,通過測試,表明系統達到了設計要求,可以滿足實際的需要.主要內容包括: 1.概述了跳頻檢測接收研究的發展動態,闡述了擴展頻譜通信及短時傅立葉變換的原理. 2.分析了基于快速傅立葉變換(FFT)處理跳頻信號,檢測跳頻的可行性,利用FFT檢測頻譜的原理,合理使用頻譜采樣策略,做到了增加頻譜利用率,提高了檢測概率和分析信噪比；利用抽取內插技術完成數據速率的轉換,使其滿足后續信號的處理要求；利用同相和正交的DDC實現結構,完成對跳頻信號的解跳. 3.設計完成了跳頻信號檢測與接收系統的FPGA實現,其主要包括:數據速率變換的實現,FIR低通濾波器的實現,快速傅立葉變換(FFT)的實現,下變頻的實現等.在濾波器的實現中,提出了兩種設計方法:基于常系數乘法器和分布式算法濾波器,分析了上述兩種方法的優缺點,選擇用分布式算法實現設計中的低通濾波器；在快速傅立葉變換實現中,分析了基2和基4的算法結構,并分別實現了基2和基4的算法,滿足了不同場合對處理器的要求.在下變頻的設計中,使用濾波器的多相結構完成抽取的實現,并使用低通濾波器使信號帶寬滿足指標的要求.此外,設計中還包括雙端口RAM的實現,比較模塊的實現、數據緩存模塊和串并轉換模塊的實現. 4.介紹了實現系統的硬件平臺.
上傳時間： 2013-04-24
上傳用戶：zttztt2005
自適應濾波器是智能天線技術中核心部分-自適應波束成形器的關鍵技術，算法的高效穩定性及硬件時鐘速率的快慢是判斷波束成形器性能優劣的主要標準。 首先選取工程領域最常用的自適應橫向LMS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應濾波器的輸出信號與主通道噪聲信號的等效關系，得到濾波器最佳自適應參數的方法。并分析了在平穩和非平穩環境噪聲下，濾波器的收斂速度、權系數穩定性、跟蹤輸入信號的能力和信噪比的改善等特性。 在分析梯度自適應格型算法的基礎上，提出利用最佳反射系數的收斂性和穩定性，得到了梯度自適應格型濾波器的定步長改進方法；并以改進的梯度自適應格型和線性組合器組成梯度自適應格型聯合處理算法，在同樣環境噪聲下，相比自適應橫向LMS算法，其各項性能指標都得到了極大地改善，而且有利于節省硬件資源。 設計了自適應橫向LMS濾波器和梯度自適應格型聯合處理濾波器的電路模型，并用馳豫超前技術對兩類濾波器進行了流水線優化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設計與仿真實現。并以FPGA實現的3節梯度自適應格型聯合處理器為核心，設計了一種TD-SCDMA系統的自適應波束成形器，分析表明可以很好地利用系統提供的參考信號對下行波束進行自適應成形。
上傳時間： 2013-07-16
上傳用戶：xyipie
本文進行了基于FPGA的GPS直序偽碼擴頻接收機的設計和數字化硬件實現。論文首先對GPS衛星導航定位系統進行了分析，并對與數字化接收機直接相關聯的GPS信號中頻部分結合實際系統要求進行了設計和分析，由此確定了數字化偽碼捕獲跟蹤接收機研制的具體要求，之后完成了接收機中頻數字化方案設計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現方案進行了描述和分析。最后利用EDA工具在FPGA芯片上實現了GPS數字化接收機的偽碼捕獲跟蹤。 受工作環境的制約，GPS衛星接收機系統首先表現為功率受限系統，接收機必須滿足在低信噪比條件下工作。同時接收機與衛星間高動態產生的多普勒頻率，給接收機實現快速捕獲帶來了難度。通過仿真分析，綜合了實現難度和性能兩方面因素，針對小信噪比工作條件提出了改進型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求，對接收機偏壓、上、下門限、NCO增益等進行了設計和仿真分析，確定了捕獲的數字化實現方案，偽碼跟蹤采用超前滯后環方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內，而跟蹤環路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時采用可變環路帶寬措施解決了跟蹤速度和精度的矛盾。 在數字化實現設計中，給出了詳細的數字化實現方案和分析，這樣在保證工作精度的同時盡量減少硬件資源的開銷，利用EDA工具，采用Veilog設計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數字化接收機偽碼捕獲跟蹤的實現，并在其開發平臺上對數字化接收機進行了仿真驗證，在給定的工作條件下達到了設計性能和指標要求。
上傳時間： 2013-04-24
上傳用戶：15510133306
