一本久道久久久,青青影院一区二区三区四区,韩国三级一区

頻分復(fù)用

基于FPGA的直擴調(diào)制解調(diào)器的設計與實現(xiàn).rar

擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關設計。整個系統(tǒng)分為兩個部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。論文首先介紹了擴頻通信系統(tǒng)的特點以及相關技術的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復雜度，用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。接著，論文給出了系統(tǒng)總體設計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié)，給出了仿真結果。然后論文介紹了整個系統(tǒng)的硬件電路設計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結果，結果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級等特點并且達到課題各項指標的要求。最后是對論文工作的一些總結和對今后工作的展望。

標簽： FPGA 調(diào)制解調(diào)器

上傳時間： 2013-05-23

上傳用戶：磊子226
基于FPGA的變頻調(diào)速控制系統(tǒng)設計與實現(xiàn).rar

如今電力電子電路的控制旨在實現(xiàn)高頻開關的計算機控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟、高速度、低功耗等優(yōu)勢，又具有全集成化、適用性強，便于開發(fā)和維護(升級)等顯著優(yōu)點。與單片機和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點順應了電力電子電路的日趨高頻化和復雜化發(fā)展的需要。因此，在越來越多的領域中FPGA得到了日益廣泛的發(fā)展和應用。本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實現(xiàn)數(shù)字化變頻調(diào)速控制系統(tǒng)的設計方案。該系統(tǒng)能產(chǎn)生三相六路正弦脈寬調(diào)制（SPWM）波形；調(diào)制頻率范圍為0～4KHZ，分7級控制；16位的速度控制分辨率；載波頻率分8級控制，最高可達24KHZ；系統(tǒng)接口兼容Intel系列和Motorola系列單片機；該系統(tǒng)控制簡單、精確，易修改，可現(xiàn)場編程；同時具有脈沖延時小、最小脈沖刪除、過壓和過流保護功能等特點，可應用于PWM變頻調(diào)速系統(tǒng)的全數(shù)字化控制。文中對方案的實現(xiàn)進行了詳細的論述，主要包括系統(tǒng)設計的理論分析，系統(tǒng)結構設計及在FPGA硬件上的實現(xiàn)，最終驗證了該控制系統(tǒng)的可行性和有效性。數(shù)字化設計是本系統(tǒng)的特點，系統(tǒng)最終生成的三相SPWM脈沖是基于三相正弦調(diào)制波和三角載波比較得到的。設計時，充分結合FPGA器件的結構特點，利用一種改進結構的數(shù)字控制振蕩器（NCO）來產(chǎn)生正弦波樣本，在一定程度上解決了傳統(tǒng)NCO產(chǎn)生正弦波的精度和頻率相互制約的問題；把分時復用數(shù)字通信原理結合到系統(tǒng)的設計中，設計出分時運算電路，使得系統(tǒng)在同步時鐘下，生成三相正弦調(diào)制波而不影響系統(tǒng)的速度，同三角載波邏輯比較后，最終得到三相SPWM脈沖序列。

標簽： FPGA 變頻調(diào)速控制系統(tǒng)設計

上傳時間： 2013-07-05

上傳用戶：duoshen1989
基于FPGA的甚短距離高速并行光傳輸系統(tǒng)研究

甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內(nèi)進行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g.它主要應用于網(wǎng)絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩(wěn)定和成本低等優(yōu)點,是光通信技術發(fā)展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網(wǎng)的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術的核心部分--轉(zhuǎn)換器子系統(tǒng)的設計與實現(xiàn),使用現(xiàn)場可編程陣列FPGA(Field Programmable GateArray)來完成轉(zhuǎn)換器電路的設計和功能實現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢,為將來向更高速率升級提供了依據(jù).根據(jù)萬兆以太網(wǎng)的技術特點和傳輸要求,提出并設計了用VSR技術實現(xiàn)局域和廣域萬兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術移植到萬兆以太網(wǎng)上,實現(xiàn)低成本、構建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉(zhuǎn)換器集成電路和萬兆以太網(wǎng)的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.

標簽： FPGA 短距離光傳輸高速并行

上傳時間： 2013-07-14

上傳用戶：han0097
線性調(diào)頻信號的脈沖壓縮系統(tǒng)

本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設計和FPGA實現(xiàn)，包括系統(tǒng)架構設計、方案論證及仿真、算法實現(xiàn)、結果的測試等。緒論部分首先闡明了本課題研究的背景和意義，概述了雷達數(shù)字脈沖壓縮系統(tǒng)的主要研究內(nèi)容，關鍵技術及其發(fā)展趨勢，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設計與實現(xiàn)的要求，最后給出了本文的主要研究內(nèi)容。第二章敘述了線性調(diào)頻信號脈沖壓縮的基本原理，對系統(tǒng)設計的實現(xiàn)方法進行了實時性方面的論證，并基于MATLAB做了仿真分析。第三章從數(shù)字系統(tǒng)結構化設計方面將本系統(tǒng)劃分為三個部分：輸入部分、脈壓計算部分、輸出部分，并在流程圖中對各部分所要實現(xiàn)的功能做了介紹。第四章首先總結了數(shù)字脈沖壓縮的實現(xiàn)途徑；提出了基于自定制浮點數(shù)據(jù)格式和分時復用蝶型結構的數(shù)字脈沖壓縮系統(tǒng)設計思想，對其關鍵技術進行了深入的研究。第五章對輸入輸出模塊的功能做了詳細的描述，設計了具體的結構和電路。第六章針對系統(tǒng)的測試驗證，提出面向SOC的模塊驗證和系統(tǒng)軟硬協(xié)同驗證的驗證策略。通過Link for Modelsim工具，實現(xiàn)MATAB與Modelsim之間對VHDL代碼的聯(lián)合仿真測試，通過在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實用性。滿足設計的要求。本文研制的數(shù)字脈沖壓縮處理器具有動態(tài)范圍大、處理精度高、處理能力強、體積小、重量輕、實時性好的優(yōu)點，為設計高性能的現(xiàn)代雷達信號處理系統(tǒng)提供了可靠的保證。

標簽： 線性調(diào)頻信號脈沖壓縮

上傳時間： 2013-07-01

上傳用戶：lingduhanya
基于FPGA的直擴調(diào)制解調(diào)器

擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關設計。整個系統(tǒng)分為兩個部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。論文首先介紹了擴頻通信系統(tǒng)的特點以及相關技術的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復雜度，用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。接著，論文給出了系統(tǒng)總體設計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié)，給出了仿真結果。然后論文介紹了整個系統(tǒng)的硬件電路設計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結果，結果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級等特點并且達到課題各項指標的要求。最后是對論文工作的一些總結和對今后工作的展望。

標簽： FPGA 調(diào)制解調(diào)器

上傳時間： 2013-07-04

上傳用戶：yd19890720
基于FPGA的GPS定位信息處理系統(tǒng)設計

隨著GPS(Global Positioning System)技術的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點使得GPS接收機的用戶數(shù)量大幅度增加，應用領域越來越廣。但由于定位過程中各種誤差源的存在，單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度：①用高精度相位天線、差分技術等通過提高硬件成本獲取高精度；②針對誤差源用濾波算法從軟件方面實現(xiàn)精度提高。兩種方法中，后者相對于前者在滿足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實現(xiàn)定位濾波算法需要時間，傳統(tǒng)CPU往往不能滿足實時性的要求，而FPGA以其快速并行計算越來越受到青睞。　　本文在FPGA平臺上，根據(jù)“先時序后電路”的設計思想，由同步?jīng)]計方法以及自頂向下和自下而上的混合設計方法實現(xiàn)系統(tǒng)的總體設計。從GPS-OEM板輸出的定位信息的接收到定位結果的坐標變換，最終到kalman濾波遞推計算減小定位誤差，實現(xiàn)實時、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎。具體工作如下：　　基于FPGA設計了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標的投影變換。根掘GPS輸出信息標準和格式，通過串口接收模塊實現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過LCD實時顯示。在提取信息的同時將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M制整數(shù)型，實現(xiàn)利用移位和加法運算達到代替乘法運算的效果，從而減少資源的利用率。在坐標轉(zhuǎn)換過程中，利用查找表的方法查找轉(zhuǎn)化時需要的各個參數(shù)值，并將該參數(shù)先轉(zhuǎn)為雙精度浮點小數(shù)，再進行坐標轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡化成只涉及加法和乘法運算，以此簡化公式運算量，達到節(jié)省資源的目的。　　卡爾曼濾波器的實現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測方程和濾波方程，并基于分散濾波的思想進行卡爾曼濾波設計，并通過Matlab進行仿真。結果表明，本文設計的卡爾曼濾波器收斂性好，定位精度高、估計誤差小。在仿真基礎上，實現(xiàn)基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎上，通過IP核、模塊的分時復用和樹狀結構節(jié)省資源，實現(xiàn)數(shù)據(jù)卡爾曼濾波，達到提高數(shù)據(jù)精度的效果。　　設計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺，采用Verilog HDL硬件描述語言實現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個邏輯資源，時鐘頻率達到100MHZ以上，滿足實時性信號處理要求，在保證精度的前提下達到資源最優(yōu)。Modelsim仿真驗證了該設計的正確性。

標簽： FPGA GPS 定位信息處理

上傳時間： 2013-04-24

上傳用戶：二驅(qū)蚊器
單片機常用芯片和器件手冊

單片機常用芯片和器件手冊地址鎖存器由于MCS-51單片機的P0口是分時復用的地址/數(shù)據(jù)總線,因此在進行程序存儲器擴展時,必須利用地址鎖存器將信號從地址/數(shù)據(jù)總線中分離開來。常用的地址鎖存器是: 74LS373828274LS273 存儲器擴展MCS-51的程序存儲器尋址空間為64k字節(jié)(0000H--FFFFH),其中8051、8751片內(nèi)涵有4K字節(jié)的ROM或EPROM，8031片內(nèi)部不帶ROM。當片內(nèi)ROM不夠用或采用8031芯片時，需擴展程序存儲器。MCS-51單片機訪問外部程序存儲器所使用的控制信號有： ALE：低8位地址鎖存控制； PSEN：外部程序存儲器“讀取”控制。常用的程序存儲器有： EPROM： 2716 2732 2764 27128 27256 EEPROM：2817 2864 MCS-51的數(shù)據(jù)存儲器尋址空間為64k字節(jié)(0000H--FFFFH)。而8031單片機內(nèi)部只有128個字節(jié)的RAM存儲器。數(shù)據(jù)存儲器只使用WR、RD控制線。常用的數(shù)據(jù)存儲器有：靜態(tài)RAM：6116 6264 動態(tài)RAM：2186

標簽： 單片機常用芯片器件手冊

上傳時間： 2013-11-15

上傳用戶：xiaowei314
MCS-51 單片機的系統(tǒng)擴展問題

本章主要介紹51系列單片機系統(tǒng)擴展問題，在本章中要研究較多的硬件方面及硬軟結合方面的問題，本章與第一章關系密切，在學習本章內(nèi)容之前，要先明確51系列單片機本身的系統(tǒng)資源，可先復習一下前面幾章的有關單片機硬件組成方面的內(nèi)容。本章將介紹以下具體內(nèi)容：系統(tǒng)擴展的含義、單片機的地址總線和數(shù)據(jù)總線、常見系統(tǒng)擴展電路舉例。§7.0 前言 1.系統(tǒng)擴展的含義單片機中雖然已經(jīng)集成了CPU、I/O口、定時器、中斷系統(tǒng)、存儲器等計算機的基本部件（即系統(tǒng)資源），但是對一些較復雜應用系統(tǒng)來說有時感到以上資源中的一種或幾種不夠用，這就需要在單片機芯片外加相應的芯片、電路，使得有關功能得以擴充，我們稱為系統(tǒng)擴展（即系統(tǒng)資源的擴充）。 2.系統(tǒng)擴展分類----單一功能的擴展綜合功能的擴展3.系統(tǒng)擴展需要解決的問題---- 單片機與相應芯片的接口電路連接（即地址總線、數(shù)據(jù)總線、控制總線的連接）與編程。4.單片機的地址總線和數(shù)據(jù)總線 51系列單片機沒有專用的對外地址總線和數(shù)據(jù)總線，其P0口和P2口既是通用I/O口，同時P0口還是分時復用的雙向數(shù)據(jù)總線和低8位地址總線（一般需要加一級鎖存器），而P2口則是高8位地址總線5.常見系統(tǒng)擴展電路（1）單一功能的系統(tǒng)擴展存儲器的擴展（程序存儲器、數(shù)據(jù)存儲器、E2PROM ）外部中斷源的擴展（簡單門電路）并行口的擴展（8155）（2）綜合功能的擴展外部RAM、定時器、并行口擴展（8155）存儲器、并行口、定時器擴展（多芯片）7.1.1 程序存儲器的擴展.程序存儲器的作用----存放程序代碼或常數(shù)表格 .擴展時所用芯片----一般用只讀型存儲器芯片（可以是EPROM、E2PROM、 FLASH芯片等）。 .擴展電路連接 ---- 用EPROM 2764擴展程序存儲器。 .存儲器地址分析----究竟單片機輸出什么地址值時，可以指向存儲器中的某一單元。

標簽： MCS 51 單片機系統(tǒng)擴展

上傳時間： 2013-10-19

上傳用戶：zhaoq123
基于DS1302的數(shù)碼管時鐘電路設計LED數(shù)碼管時鐘電路采用24h計時方式

基于DS1302的數(shù)碼管時鐘電路設計LED數(shù)碼管時鐘電路采用24h計時方式，時、分、秒用六位數(shù)碼管顯示，其中小時、分、秒之間用小數(shù)點分開。該電路采用AT89C52單片機和DS1302實時時鐘芯片，使用5V電源進行供電，使用兩個按鍵進行調(diào)時，調(diào)整過程中被調(diào)節(jié)的分鐘或時鐘將進入閃亮狀態(tài)，看上去非常直觀，另外，本設計還具有快速調(diào)時功能，當按鍵一直被按下時，便進入快速調(diào)時狀態(tài)。[第一段]

標簽： 1302 24h LED 數(shù)碼管

上傳時間： 2016-04-17

上傳用戶：lunshaomo
PXA255外圍擴展功能

PXA255外圍擴展功能，使用LC4256-176TQFP。擴展了CF卡、分時復用串口、電源管理、鍵盤等接口/功能。

標簽： PXA 255 擴展功能

上傳時間： 2013-12-09

上傳用戶：894898248

<nav id="ci2w6"></nav>