在信道編碼的發(fā)展進(jìn)程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現(xiàn)在編碼界引起了廣泛的關(guān)注，并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點(diǎn)，由于交織器的存在，致使譯碼復(fù)雜度高，譯碼時(shí)延長(zhǎng)且因?yàn)榈痛a重碼字，存在錯(cuò)誤平臺(tái)現(xiàn)象。在Turbo碼的基礎(chǔ)上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優(yōu)點(diǎn)，又因?yàn)門urbo乘積碼的構(gòu)造采用了線性分組碼，所以譯碼方法比Turbo碼簡(jiǎn)單。Turbo乘積碼近年來(lái)開(kāi)始被廣泛到應(yīng)用到各種通信場(chǎng)合，大有取代傳統(tǒng)的卷積碼之勢(shì)。 本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎(chǔ)知識(shí)；又據(jù)Turbo乘積碼目前的應(yīng)用狀況，回顧了Turbo碼的發(fā)展歷史；其次，根據(jù)Turbo乘積碼的構(gòu)造原理，探討了構(gòu)造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過(guò)軟件仿真實(shí)現(xiàn)了該迭代譯碼算法，得到的結(jié)果達(dá)到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)方案。據(jù)實(shí)際工作中碰到的非標(biāo)準(zhǔn)信號(hào)，給出了整體模塊設(shè)計(jì)圖，及相應(yīng)模塊的功能和模塊問(wèn)連接的各種參數(shù)。并實(shí)現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問(wèn)題，提出了下一步工作建議和研究方向。
上傳時(shí)間： 2013-07-02
上傳用戶：ndyyliu
華為7號(hào)信令教材，最詳細(xì)版本，學(xué)習(xí)者最想要找的就是這個(gè)啦。
上傳時(shí)間： 2013-07-20
上傳用戶：wanghui2438
隨著超聲檢測(cè)理論逐漸成熟，以及現(xiàn)代集成電路的快速發(fā)展，超聲檢測(cè)技術(shù)以其快速、準(zhǔn)確、無(wú)污染、低成本等特點(diǎn)，成為國(guó)內(nèi)外應(yīng)用廣泛、發(fā)展迅速、使用頻率最高的一種無(wú)損檢測(cè)技術(shù)。其中超聲儀器的發(fā)展水平直接影響著超聲檢測(cè)技術(shù)的發(fā)展。數(shù)字化、圖像化、小型化和實(shí)時(shí)化等是超聲檢測(cè)儀器的發(fā)展趨勢(shì)。傳統(tǒng)的超聲檢測(cè)系統(tǒng)中，PC機(jī)存在難以適應(yīng)惡劣的工作環(huán)境，體積大，攜帶不方便，功耗大，數(shù)據(jù)傳輸率不高等問(wèn)題，并且大部分便攜式超聲探傷儀缺乏對(duì)復(fù)雜數(shù)字信號(hào)處理算法的支持，因此開(kāi)發(fā)與設(shè)計(jì)一種高性能、小型化的便攜式超聲探傷檢測(cè)系統(tǒng)尤為重要。 ARM的數(shù)字信號(hào)處理能力和DSP的系統(tǒng)控制能力都有其各自弱點(diǎn)，所以文中提出了一種基于ARM與DSP雙CPU方案的便攜式超聲探傷儀，充分利用了ARM與DSP的處理性能，接口簡(jiǎn)單。ARM利用DSP的主機(jī)接口與DSP通信，不會(huì)打斷DSP的正常運(yùn)行。本方案為復(fù)雜的信號(hào)處理算法提供硬件支持，可以有效的提高便攜式超聲探傷儀器的信號(hào)處理能力。 超聲探傷回波中的缺陷信號(hào)往往與系統(tǒng)的電噪聲、金屬組織噪聲混在一起，影響超聲檢測(cè)回波的信噪比。粗晶材料由于其微觀結(jié)構(gòu)對(duì)超聲的強(qiáng)烈散射，造成嚴(yán)重的材料噪聲和信號(hào)衰減，致使超聲檢測(cè)靈敏度和信噪比嚴(yán)重下降。目前，對(duì)粗晶材料的檢測(cè)仍然是超聲檢測(cè)技術(shù)的一大難題。采用信號(hào)處理技術(shù)提高超聲檢測(cè)能力和信噪比是無(wú)損檢測(cè)領(lǐng)域的重要研究課題。本文在設(shè)計(jì)具備復(fù)雜信號(hào)處理能力的便攜式探傷儀的基礎(chǔ)上，進(jìn)行了適合在便攜式儀器上實(shí)現(xiàn)的小波變換算法的研究，嘗試提高便攜式儀器對(duì)粗晶材料缺陷的檢測(cè)能力。
標(biāo)簽： ARM DSP 便攜式 儀的設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：cuibaigao
LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長(zhǎng)盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時(shí)，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長(zhǎng)的平方成正比，編碼復(fù)雜度大，成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙；論文針對(duì)實(shí)際系統(tǒng)的預(yù)期指標(biāo)，通過(guò)對(duì)多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長(zhǎng)，設(shè)計(jì)了三種編碼器的備選方案，分別為直接下三角編碼器，串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對(duì)于每種編碼器，分別設(shè)計(jì)了其整體結(jié)構(gòu)，并對(duì)每種編碼器的功能模塊進(jìn)行深入研究，設(shè)計(jì)完成后利用第3方軟件MODELSIM對(duì)編碼器進(jìn)行了時(shí)序仿真；根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對(duì)三種編碼方案進(jìn)行比較，最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后，在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對(duì)其進(jìn)行測(cè)試，利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。
標(biāo)簽： LDPC FPGA 編碼器 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-08-02
上傳用戶：林魚(yú)2016
海信HDP2919彩電電路圖海信HDP2919彩色電視機(jī)電路圖，海信HDP2919彩電圖紙，海信HDP2919原理圖。
上傳時(shí)間： 2013-06-18
上傳用戶：黃華強(qiáng)
常模信號(hào)是一類非常重要的信號(hào)，而專門應(yīng)用于常模信號(hào)的常模算法[1]具有復(fù)雜度較低、實(shí)現(xiàn)起來(lái)比較簡(jiǎn)單、對(duì)陣列模型的偏差不敏感等顯著的優(yōu)點(diǎn)。因此，常模算法引起了眾多學(xué)者的廣泛關(guān)注。近年來(lái)，常模算法在多用戶檢測(cè)領(lǐng)域[2]的研究越來(lái)越受到諸多學(xué)者的關(guān)注。不僅如此，常模算法在其他領(lǐng)域也是備受矚目，如常模算法在盲均衡以及波束形成等領(lǐng)域的應(yīng)用也是目前研究的熱點(diǎn)。除此之外，常模算法已經(jīng)不僅僅局限在應(yīng)用于常模信號(hào)，也可應(yīng)用于多模信號(hào)[3]等。 本文對(duì)常模算法在多用戶檢測(cè)領(lǐng)域的應(yīng)用以及FPGA[4]實(shí)現(xiàn)作了較多的研究工作，共分六章進(jìn)行闡述。第一章為緒論，介紹了論文相關(guān)背景和本文的結(jié)構(gòu)；第二章首先對(duì)常模算法作了理論分析，并改進(jìn)了傳統(tǒng)的2-2型常模算法，我們稱之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺(tái)上搭建了仿真平臺(tái)，分析了常模算法在多用戶檢測(cè)中的應(yīng)用；第三章研究了相關(guān)文獻(xiàn)，簡(jiǎn)單介紹了FPGA概念及其設(shè)計(jì)流程和設(shè)計(jì)方法，并對(duì)VerilogHDL以及Quartus軟件做了簡(jiǎn)要介紹；第四章則詳細(xì)介紹了常模算法的FPGA實(shí)現(xiàn)，用一種基于統(tǒng)計(jì)數(shù)據(jù)的方法確定了數(shù)據(jù)位長(zhǎng)及精度，提出了其實(shí)現(xiàn)的系統(tǒng)框圖，并詳細(xì)闡述了各主要模塊的設(shè)計(jì)與實(shí)現(xiàn)，同時(shí)給出了最后的報(bào)告文件以及最高數(shù)據(jù)處理速度；第五章則在MATLAB平臺(tái)和QuartuslI的基礎(chǔ)上搭建了一個(gè)仿真平臺(tái)，借助于平臺(tái)分析了2-2型常模算法移植到FPGA平臺(tái)后的性能，對(duì)不同的精度對(duì)系統(tǒng)性能的影響做了討論，也統(tǒng)計(jì)了不同信噪比、多址干擾下的誤碼率性能。最后一章是對(duì)全文的總結(jié)和對(duì)未來(lái)的展望。
上傳時(shí)間： 2013-06-23
上傳用戶：hzy5825468
低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無(wú)線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國(guó)的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來(lái)4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè)，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過(guò)對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長(zhǎng)、可變碼率，一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡(jiǎn)；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長(zhǎng)成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu)，由原先RU算法的6級(jí)降低為4級(jí)；為了縮短編碼延時(shí)，設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì)：相比RU算法，新方案對(duì)可變碼長(zhǎng)、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過(guò)在實(shí)驗(yàn)板上實(shí)測(cè)表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對(duì)應(yīng)的編碼算法，也必將成為信道編碼理論未來(lái)的研究重點(diǎn)。
上傳時(shí)間： 2013-07-26
上傳用戶：qoovoop
數(shù)字圖像的壓縮是解決圖像數(shù)據(jù)量大、存儲(chǔ)和傳輸困難的基本措施。圖像壓縮的方法很多，一般可分為有損壓縮和無(wú)損壓縮兩大類。有損壓縮允許一定程度的信息丟失，在滿足實(shí)際應(yīng)用的條件下能夠取得較高的壓縮比；無(wú)損壓縮不允許信息丟失，但是壓縮比難以提高。在醫(yī)學(xué)圖像、遙感圖像等應(yīng)用領(lǐng)域，對(duì)于圖像的壓縮比和失真度都有著較高要求，因此需要采用近無(wú)損壓縮的方法。近無(wú)損壓縮是有損壓縮和無(wú)損壓縮的一個(gè)折衷，允許一定的失真，能夠獲得高保真還原圖像的同時(shí)，得到比無(wú)損壓縮更高的壓縮比。 JPEG-LS是連續(xù)色調(diào)靜止圖像無(wú)損和近無(wú)損壓縮的國(guó)際標(biāo)準(zhǔn)，算法復(fù)雜度低，壓縮性能優(yōu)越，但是JPEG-LS對(duì)不同圖像壓縮時(shí)壓縮比不可控制。本文在研究JPEG-LS近無(wú)損圖像壓縮算法的基礎(chǔ)上，針對(duì)具體應(yīng)用背景，提出了一種基于塊的近無(wú)損壓縮方法。進(jìn)一步利用圖像局部紋理特性分析，對(duì)不同特性的區(qū)域容忍不同的信息丟失程度，實(shí)現(xiàn)了對(duì)圖像壓縮的碼率控制。針對(duì)某工程應(yīng)用中的具體要求，我們以FPGA為平臺(tái)，采用Verilog HDL語(yǔ)言對(duì)改進(jìn)算法進(jìn)行了硬件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果證明，這種基于塊的具有碼率控制的近無(wú)損圖像壓縮算法，在實(shí)現(xiàn)較為精確的碼率控制的同時(shí)，能夠獲得較高的還原圖像質(zhì)量，而且硬件實(shí)現(xiàn)復(fù)雜度低，能夠滿足對(duì)圖像的實(shí)時(shí)壓縮要求。
上傳時(shí)間： 2013-06-18
上傳用戶：zzbbqq99n
在雷達(dá)信號(hào)偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個(gè)重要發(fā)展方向。數(shù)字信號(hào)處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點(diǎn)而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術(shù)，設(shè)計(jì)了具備高速信號(hào)處理能力的寬帶數(shù)字接收機(jī)平臺(tái)，并提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法，以及對(duì)這些方法的驗(yàn)證。具體來(lái)說(shuō)就是如何利用單片的FPGA實(shí)現(xiàn)對(duì)雷達(dá)信號(hào)并行地實(shí)時(shí)檢測(cè)和參數(shù)估計(jì)。所做工作主要分為兩大部分： 1、適合于FPGA硬件實(shí)現(xiàn)的算法的確定及仿真：對(duì)A/D采樣信號(hào)采用自相關(guān)累加算法進(jìn)行信號(hào)檢測(cè)，利用信號(hào)的相關(guān)性和噪聲的獨(dú)立性提高信噪比，通過(guò)給出檢測(cè)門限來(lái)估計(jì)信號(hào)的起止點(diǎn)。對(duì)于常規(guī)信號(hào)的頻率估計(jì)，采用Rife算法。通過(guò)Matlab仿真，表明上述算法在運(yùn)算量和精度方面均有良好性能，適合用作FPGA硬件實(shí)現(xiàn)。 2、算法的FPGA硬件實(shí)現(xiàn)：針對(duì)原算法中極大消耗運(yùn)算量的相關(guān)運(yùn)算，考慮到FPGA并行處理的特點(diǎn)，將原算法修改為并行相關(guān)算法，并加入流水線，這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開(kāi)發(fā)平臺(tái)完成設(shè)計(jì)，系統(tǒng)測(cè)試結(jié)果表明，本設(shè)計(jì)能正常工作，滿足系統(tǒng)設(shè)計(jì)要求。 文章的最后，結(jié)合系統(tǒng)設(shè)計(jì)給出幾種VHDL優(yōu)化方法，主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問(wèn)題展開(kāi)討論。
標(biāo)簽： FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)
上傳時(shí)間： 2013-06-25
上傳用戶：songnanhua
近年來(lái)，隨著網(wǎng)絡(luò)技術(shù)的發(fā)展和視頻編碼標(biāo)準(zhǔn)受到廣泛接受，視頻點(diǎn)播、視頻流和遠(yuǎn)程教育等基于網(wǎng)絡(luò)的多媒體業(yè)務(wù)逐漸普及。為了對(duì)擁有不同終端資源，不同接入網(wǎng)絡(luò)以及不同興趣的用戶提供靈活的多媒體數(shù)據(jù)訪問(wèn)服務(wù)，多媒體數(shù)據(jù)的內(nèi)容需要根據(jù)應(yīng)用環(huán)境動(dòng)態(tài)調(diào)整，轉(zhuǎn)碼正是實(shí)現(xiàn)這一挑戰(zhàn)性任務(wù)的關(guān)鍵技術(shù)之一。 視頻轉(zhuǎn)碼對(duì)時(shí)間的要求非常苛刻，以至于用高速的通用微處理器芯片也無(wú)法在規(guī)定的時(shí)間內(nèi)完成必要的運(yùn)算。因此，必須為這樣的運(yùn)算設(shè)計(jì)一個(gè)專用的高速硬線邏輯電路，在高速FPGA器件上實(shí)現(xiàn)或制成高速專用集成電路。用高密度的FPGA來(lái)構(gòu)成完成轉(zhuǎn)碼算法所需的電路系統(tǒng)，實(shí)現(xiàn)專用集成電路的功能，因其成本低、設(shè)計(jì)周期短、功耗小、可靠性高、使用靈活等優(yōu)點(diǎn)而成為適合本課題的最佳選擇。 本文根據(jù)MPEG-2中可變長(zhǎng)編碼(VLC)理論，采用了兩級(jí)查找表減少了VLC存儲(chǔ)空間的使用，完成VLC編碼的實(shí)現(xiàn)。根據(jù)MPEG-2中關(guān)于System Packet的定義，針對(duì)FPGA可實(shí)現(xiàn)性，以空間換取復(fù)雜度的減少，實(shí)現(xiàn)了PES包的打包模塊。根據(jù)MPEG-2相應(yīng)的轉(zhuǎn)碼理論，完成了對(duì)系統(tǒng)解碼模塊相應(yīng)的連接和調(diào)試，對(duì)解碼模塊以真實(shí)的bit流進(jìn)行了貼近板級(jí)的情況的仿真。根據(jù)MPEG-2中TM5的算法的局限性，分析得出只需要對(duì)P幀進(jìn)行相應(yīng)處理即可改進(jìn)場(chǎng)景變換對(duì)視頻質(zhì)量的影響，完成對(duì)TM5的算法的改進(jìn)。通過(guò)性能估算和電路仿真，各模塊的吞吐率能夠滿足轉(zhuǎn)碼系統(tǒng)的要求。
上傳時(shí)間： 2013-07-22
上傳用戶：shinesyh
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
