提出了一個(gè)采用(2,1,7)卷積碼+QPSK的中頻調(diào)制解調(diào)方案,并在Xilinx公司的100萬(wàn)
門(mén)FPGA芯片上實(shí)現(xiàn)了該系統(tǒng)。該系統(tǒng)在信噪比SNR為6dB左右時(shí)可實(shí)現(xiàn)速率超過(guò)1Mbit/s、誤碼率
小于10-5的數(shù)據(jù)傳輸。
標(biāo)簽：
Xilinx
QPSK
FPGA
Mbit
上傳時(shí)間：
2014-01-05
上傳用戶(hù)：exxxds
