久久久久97,gogo久久日韩裸体艺术,亚洲国产精品久久久久婷婷884

頻率

煙氣脫硫脫硝大容量高頻高壓電源及控制系統(tǒng)的研究.rar

脈沖電暈法煙氣脫硫脫硝技術是利用電暈放電產生的高能電子與中性分子碰撞，產生自由基和活性粒子，在有氨加入的條件下，將SO2、NOx轉化為硫銨和硝銨。根據(jù)現(xiàn)有脈沖電暈法電源設備不能大規(guī)模工業(yè)化實踐應用的缺點，設計了一種新型的高頻高壓交直流疊加的脫硫脫硝電源。本文重點介紹了交、直流電源的工作原理，對電源中的串聯(lián)諧振情況進行了具體的分析，交流電源采用串聯(lián)負載串聯(lián)諧振的工作方式，直流電源采用并聯(lián)負載串聯(lián)諧振的工作方式。通過變壓器升壓和諧振升壓，可使交流電壓的上升率大于200V/us，直流電壓可達到上萬伏。同時計算了電源的主要參數(shù)，為實驗打下基礎。為了進一步提高交流電壓的頻率，針對感性負載，采用全橋移相軟開關控制策略，為開關器件提供零電壓關斷條件。通過理論分析、仿真及實驗對軟、硬開關過程及損耗進行比較，證明軟開關對提高開關頻率的促進作用。為方便對交、直流電壓幅值進行調節(jié)，設計了電源控制系統(tǒng)，采用兩個數(shù)字PID控制器，能同時對二者的幅值進行控制，并以液晶和鍵盤作為人機交互界面，方便用戶的操作。交直流疊加的電源可以使反應器產生穩(wěn)定、寬范圍、有效的流光。交流電壓使放電增強，產生的自由基多，氧化脫除量增加。直流基壓驅使正離子和電子離開流光通道，自由基分布更廣，與SO2等接觸面增加，增強脫硫脫硝效果。本文也對脫硫脫硝系統(tǒng)的電磁干擾情況進行分析，并采用接地、屏蔽、隔離等方法提高系統(tǒng)的電磁兼容性能。

標簽： 脫硫大容量控制系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：6546544
功率電源中IGBT失效機理及其檢測方法的研究.rar

由于絕緣柵雙極晶體管IGBT具有工作頻率高、處理功率大和驅動簡單等諸多優(yōu)點,在電力電子設備、尤其是中大型功率的電力電子設備中的應用越來越廣泛。但是,IGBT失效引發(fā)的設備故障往往會對生產帶來巨大影響和損失,因此,對IGBT的失效研究具有十分重要的應用意義。本文在深入分析IGBT器件工作原理和工作特性的基礎上,采用雙極傳輸理論聯(lián)立求解電子和空穴的傳輸方程,得到了穩(wěn)態(tài)時電子和空穴電流的表達式,對造成IGBT失效的各種因素進行了詳細分析。應用MATLAB軟件,對硅參數(shù)的熱導率、載流子濃度、載流子壽命、電子遷移率、空穴遷移率和雙極擴散系數(shù)等進行了仿真,深入研究了IGBT的失效因素,得到了IGBT失效的主要原因是發(fā)生擎住效應以及泄漏電流導致IGBT延緩失效的有用結論。并且,進行了IGBT動態(tài)模型的設計和仿真,對IGBT在短路情況下的失效機理進行了深入研究。考慮到實際設備中的IGBT在使用中經(jīng)常會發(fā)生反復過流這一問題,通過搭建試驗電路,著重對反復過流對IGBT可能帶來的影響進行了試驗研究,探討了IGBT因反復過流導致的累積失效的變化規(guī)律。本文研究結果對于正確判斷IGBT失效以及失效程度、進而正確判斷和預測設備的可能故障,具有一定的應用參考價值。

標簽： IGBT 功率電源失效機理

上傳時間： 2013-08-04

上傳用戶：lrx1992
基于DSP的TCR型動態(tài)無功補償器的研究.rar

大功率電力電子裝置的廣泛應用使電力系統(tǒng)無功功率補償和諧波污染問題日趨嚴重，動態(tài)無功功率補償和諧波抑制成為現(xiàn)代電力傳動領域研究的熱點。傳統(tǒng)補償技術由于主控制器運算能力的限制，難以對實時信號進行有效分析，影響了補償效果。而DSP計算速度快，能夠實現(xiàn)復雜的數(shù)字信號處理或數(shù)字實時控制。本文針對礦井直流提升機的無功補償問題，設計了一種基于DSP的TCR型動態(tài)無功補償器，以穩(wěn)定電網(wǎng)電壓、減小電壓波動，提高功率因數(shù)。本文綜述了無功補償技術的國內外研究概況、水平和發(fā)展趨勢，基于 MATLAB 對電力電子裝置諧波源進行了諧波分析與仿真，分析和介紹了 TCR 的無功補償原理及瞬時無功理論，確定了無功補償系統(tǒng)主電路及其控制系統(tǒng)，提出了系統(tǒng)的總體方案。本設計選用 TMS320F2812 DSP 芯片作為主處理器，設計了信號輸入、濾波放大和信號調理等 DSP 外圍硬件電路；軟件方面采用模塊化設計，編寫了軟件流程圖，給出了部分程序代碼。本文基于MATLAB軟件對無功補償控制系統(tǒng)的補償效果進行了模擬仿真。仿真結果表明：系統(tǒng)線電壓、負載無功功率和TCR無功功率等在兩個周期內達到穩(wěn)定，系統(tǒng)線電壓波動小于3％，系統(tǒng)線電壓和系統(tǒng)線電流中僅含有較少量的5次、7次和 11 次諧波，總諧波畸變率滿足《公用電網(wǎng)諧波》標準的要求，為在煤礦中的實際應用提供了理論基礎。

標簽： DSP TCR 動態(tài)

上傳時間： 2013-07-24

上傳用戶：PresidentHuang
基于DSP的三相有源功率因數(shù)校正研究與設計.rar

工業(yè)領域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術的不斷發(fā)展，人們曰益意識到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢。由于中大功率的電力電子設備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當今國內外研究的一大熱點。隨著數(shù)字控制技術的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號處理器(DSP)得以實現(xiàn)。數(shù)字控制的特有優(yōu)點：簡化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實現(xiàn)先進控制等，使得所設計的電源產品不僅性能可靠，且易于大批量生產，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當今于開關電源產品設計的潮流。本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對其進行了比較和分析，在前面的基礎上提出了：三相三開關三電平拓撲結構和雙閉環(huán)控制的策略結合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點及其在電力電子裝置中的應用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內部資源和該芯片數(shù)字式PWM信號產生的原基于DSP的三相有源功率因數(shù)校正研究與設計理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設計方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內環(huán)通過瞬時值控制獲得快速的動態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時值控制，具有較高的輸出精度。本文最后應用仿真軟件MATLAB中的SIMULINK對系統(tǒng)進行仿真，驗證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設計。對于三相變換器這種復雜的非線性系統(tǒng)，需要模擬、數(shù)字信號混合仿真，仿真比較難以實現(xiàn)。一是因為模型難以建立二是即使建立起一個模型，由于電路復雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡化，利用MATLAB中的SIMULINK構建了變換器的電壓模型，用于驗證設計方法和設計參數(shù)的正確性。

標簽： DSP 三相有源功率因數(shù)校正

上傳時間： 2013-05-31

上傳用戶：wengtianzhu
H264幀間預測算法研究與FPGA設計.rar

隨著數(shù)字化技術的飛速發(fā)展，數(shù)字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過大量壓縮。盡管現(xiàn)在的網(wǎng)絡狀況不斷地改善，但相對與快速增長的視頻業(yè)務而言，網(wǎng)絡帶寬資源仍然是遠遠不夠的。2003年3月，新一代視頻壓縮標準H．264/AVC的推出，使視頻壓縮研究進入了一個新的層次。H．264標準中包含了很多先進的視頻壓縮編碼方法，與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡友好性。然而，高編碼壓縮率是以很高的計算復雜度為代價的，H．264標準的計算復雜度約為H．263的3倍，所以在實際應用中必須對其算法進行優(yōu)化以減低其計算復雜度。 @@ 本文首先介紹了H．264標準的研究背景，分析了國內外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H．264塊匹配運動估計算法進行研究，對經(jīng)典的塊匹配運動估計算法通過對比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點，提出改進的塊匹配運動估計全搜索算法。本文基于對數(shù)據(jù)流的分析，對硬件尋址進行了研究。通過一次完整的全搜索數(shù)據(jù)流分析，改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分；然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯(lián)合仿真驗證。 @@關鍵詞：H．264；FPGA；QuartusⅡ；幀間預測；運動估計；塊匹配

標簽： H264 FPGA 幀間預測

上傳時間： 2013-04-24

上傳用戶：zttztt2005
基于FPGA利用FFT算法實現(xiàn)GPSCA碼捕獲的研究.rar

隨著中國二代導航系統(tǒng)的建設，衛(wèi)星導航的應用將普及到各個行業(yè)，具有自主知識產權的衛(wèi)星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現(xiàn)。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態(tài)和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進行總體功能劃分和結構設計，并采用自底向上的方法對系統(tǒng)進行功能實現(xiàn)和驗證。本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。本課題主要是基于采樣率變換和FFT實現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優(yōu)化系統(tǒng)。基于實用性的要求，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現(xiàn)原理、實現(xiàn)結構以及仿真結果。并達到降低系統(tǒng)硬件資源，能夠快速、高效地實現(xiàn)對GPS C/A碼捕獲的要求。本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。

標簽： GPSCA FPGA FFT

上傳時間： 2013-07-22

上傳用戶：user08x
基于FPGA的Turbo碼編譯碼器設計.rar

作為性能優(yōu)異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現(xiàn)的算法，將實驗室的理論研究成果轉化成為硬件產品。論文主要的研究內容有以下兩點：其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數(shù)的情況下，自適應Turbo碼譯碼算法能夠根據(jù)信道的變化自動調整迭代次數(shù)。仿真結果表明：該自適應迭代譯碼方案能夠根據(jù)信道的變化自動調整迭代次數(shù)，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。其二，根據(jù)得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現(xiàn)，得到硬件電路，并對得到的譯碼器硬件電路進行測試。測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。

標簽： Turbo FPGA 編譯碼器

上傳時間： 2013-05-31

上傳用戶：huyiming139
基于FPGA的SATAⅡ協(xié)議研究與實現(xiàn).rar

現(xiàn)代的計算機追求的是更快的速度、更高的數(shù)據(jù)完整性和靈活性。無論從物理性能，還是從電氣性能來看，現(xiàn)今的并行總線都已出現(xiàn)了某些局限，無法提供更高的數(shù)據(jù)傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數(shù)據(jù)傳輸?shù)忍攸c，得到各行業(yè)越來越多的支持。目前市場上的SATA IP CORE都是面向IC設計的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實現(xiàn)SATAⅡ協(xié)議，對SATA技術的推廣、國內邏輯IP核的發(fā)展都有一定的意義。本文將SATAⅡ協(xié)議的FPGA實現(xiàn)劃分成物理層、鏈路層、傳輸層和應用層四個模塊。提出了物理層串行收/發(fā)器設計以及物理鏈路初始化方案。分析了鏈路層模塊結構，給出了作為SATAⅡ鏈路層核心的狀態(tài)機的設計。為滿足SATAⅡ協(xié)議3．0Gbps的速率，采用擴大數(shù)據(jù)處理位寬的方法，設計完成了鏈路層的16b/20b編碼模塊，同時為提高數(shù)據(jù)傳輸可靠性和信號的穩(wěn)定性，分別實現(xiàn)了鏈路層CRC校驗模塊和并行擾碼模塊。在描述協(xié)議傳輸層的模塊結構的基礎上，給出了作為傳輸層核心的狀態(tài)機的設計，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協(xié)議狀態(tài)機的設計，并實現(xiàn)了SATAⅡ新增功能NCQ技術，從而使得數(shù)據(jù)傳輸更加有效。最后為使本設計應用更加廣泛，設計了基于AHB總線的用戶接口。本設計采用Verilog HDL語言對需要實現(xiàn)的電路進行描述，并使用Modelsim軟件仿真。仿真結果表明，本文設計的邏輯電路可靠穩(wěn)定，與SATAⅡ協(xié)議定義功能一致。

標簽： FPGA SATA 協(xié)議研究

上傳時間： 2013-06-16

上傳用戶：cccole0605
FPGA中多標準可編程IO端口的設計.rar

現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術的發(fā)展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領域、消費類電子和車用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現(xiàn)并把結果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發(fā)轉換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統(tǒng)級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預期標準。

標簽： FPGA 標準可編程

上傳時間： 2013-05-15

上傳用戶：shawvi
基于FPGA的3D頭盔顯示設備研究.rar

圖像顯示器是人類接受外部信息的重要手段之一。而立體顯示則能再現(xiàn)場景的三維信息，提供場景更為全面、詳實的信息，在醫(yī)學、軍事、娛樂具有廣泛的應用前景。而現(xiàn)有的3D立體顯示設備價格都比較貴，基于此，本人研究了基于SDRAM存儲器和FPGA處理器的3D頭盔顯示設備并且設計出硬件和軟件系統(tǒng)。該系統(tǒng)圖像效果好，并且價格成本便宜，從而具有更大的實用性。本文完成的主要工作有三點： 1.設計了基于FPGA處理器和SDRAM存儲器的3D頭盔顯示器。該方案有別于現(xiàn)有的基于MCU、DSP和其它處理芯片的方案。本方案能通過線性插值算法把1024×768的分辨率變成800×600的分辨率，并能實現(xiàn)120HZ圖像刷新率，采用SDRAM作為高速存儲器，并且采用乒乓操作，有別于其它的開關左右眼視頻實現(xiàn)立體圖像。在本方案中每時每刻都是左右眼視頻同時輸出，使得使用者感覺不到視頻圖像有任何閃爍，減輕眼睛疲勞。本方案還實現(xiàn)了圖像對比對度調節(jié)，液晶前照光調節(jié)(調節(jié)輸出脈沖的占空比)，立體圖像源自動識別，還有人性化的操作界面(OSD)功能。 2.完成了該系統(tǒng)的硬件平臺設計和軟件設計。從便攜性角度考慮，盡量減小PCB板面積，給出了它們詳細的硬件設計電路圖。完成了FPGA系統(tǒng)的設計，包括系統(tǒng)整體分析，各個模塊的實現(xiàn)原理和具體實現(xiàn)的方法。完成了單片機對AD9883的配置設計。 3.完成了本方案的各項測試和調試工作，主要包括：數(shù)據(jù)采集部分測試、數(shù)據(jù)存儲部分測試、FPGA器件工作狀態(tài)測試、以電腦顯示器作為顯示器的聯(lián)機調試和以HX7015A作為顯示器的聯(lián)機調試，并且最終調試通過，各項功能都滿足預期設計的要求。實驗和分析結果論證了系統(tǒng)設計的合理性和使用價值。本文的研究與實現(xiàn)工作通過實驗和分析得到了驗證。結果表明，本文提出的由FPGA和SDRAM組成的3D頭盔顯示系統(tǒng)完全可以實現(xiàn)高質量的立體視覺效果，從而可以將該廉價的3D頭盔顯示系統(tǒng)用于我國現(xiàn)代化建設中所需要的領域。

標簽： FPGA 顯示設備

上傳時間： 2013-07-16

上傳用戶：xiaoxiang