利用混沌的對初值和參數(shù)敏感、偽隨機以及遍歷等特性設(shè)計的加密方案,相對傳統(tǒng)加密方案而言,表現(xiàn)出許多優(yōu)越性能,尤其在快速置亂和擴散數(shù)據(jù)方面.目前,大多數(shù)混沌密碼傾向于軟件實現(xiàn),這些實現(xiàn)方案中數(shù)據(jù)串行處理且吞吐量有限,因而不適合硬件實現(xiàn).該論文分別介紹了適合FPGA(現(xiàn)場可編程門陣列)并行實現(xiàn)的序列密碼和分組密碼方案.序列密碼方案,對傳統(tǒng)LFSR(線性反饋移位寄存器)進行改進,采用非線性的混沌方程代替LFSR中的線性反饋方程,進而構(gòu)造出基于混沌偽隨機數(shù)發(fā)生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴展到三維空間;同時,引入另一種混沌映射對圖像數(shù)據(jù)進行擴散操作,以有效地抵抗統(tǒng)計和差分攻擊.對于這兩種方案,文中給出了VHDL(硬件描述語言)編程、FPGA片內(nèi)功能模塊設(shè)計、加密效果以及硬件性能分析等.其中,序列密碼硬件實現(xiàn)方案,在不考慮通信延時的情況下,可以達到每秒61.622兆字節(jié)的加密速度.實驗結(jié)果表明,這兩種加密算法的FPGA實現(xiàn)方案是可行的,并且能夠得到較高的安全性和較快的加密速度.
上傳時間： 2013-04-24
上傳用戶：yx007699
隨著數(shù)字信號處理技術(shù)應(yīng)用的不斷深入，數(shù)字信號處理系統(tǒng)的實現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個主要問題是：速度、設(shè)計規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號處理的實現(xiàn)方法被提出，其中基于FPGA的實現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號處理系統(tǒng)的實現(xiàn)為應(yīng)用背景，著重研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)。本文分為兩個主要部分： 第一部分以Xilinx公司的FPGA為例，總結(jié)了FPGA設(shè)計的基本方法及設(shè)計流程，并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開發(fā)的設(shè)計方式—基于SystemGenerator的設(shè)計方式，這種設(shè)計方式向數(shù)字信號處理系統(tǒng)的設(shè)計者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實現(xiàn)方法，直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次，討論了針對直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，CSD編碼和系數(shù)分解，以及針對轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，簡化加法器圖，并結(jié)合實例給出了它們的優(yōu)化效果。再次，介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實現(xiàn)方法，二叉樹和Wallace樹，并在Wallace樹的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu)，這種實現(xiàn)結(jié)構(gòu)在實現(xiàn)采樣字長與系數(shù)字長均為l比特的FIR濾波器時，使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點及其適用性，并給出了一個帶通濾波器的設(shè)計實例。 論文的研究成果已應(yīng)用于“北斗一號”導航定位接收機中。
標簽： FPGA 數(shù)字濾波器 實現(xiàn)技術(shù)
上傳時間： 2013-08-01
上傳用戶：Andy123456
本文結(jié)合工程需要詳細論述了一種數(shù)字相位計的實現(xiàn)方法，該方法是基于FPGA(現(xiàn)場可編程門陣列)芯片運用FFT(快速傅立葉變換)算法完成的。首先，從相位測量的原理出發(fā)，分析了傳統(tǒng)相位計的缺點，給出了一種高可靠性的相位檢測實用算法，其算法核心是對采集信號進行FFT變換，通過頻譜分析，實現(xiàn)對參考信號和測量信號初相位的檢測，并同時闡述了FPGA在實現(xiàn)數(shù)字相位計核心FFT算法中的優(yōu)勢。在優(yōu)化的硬件結(jié)構(gòu)中，利用多個乘法器并行運算的方式加快了蝶形運算單元的運算速度；內(nèi)置雙端口RAM、旋轉(zhuǎn)因子ROM使數(shù)據(jù)存儲的速度得到提高；采用了流水線的工作方式使數(shù)據(jù)的存儲、運算在時間上達到匹配。整個設(shè)計采用VHDL(超高速硬件描述語言)語言作為系統(tǒng)內(nèi)部硬件結(jié)構(gòu)的描述手段，在Altera的QuartusⅡ軟件支持下完成。仿真結(jié)果表明，基于FPGA實現(xiàn)的FFT算法無論在速度和精度上都滿足了相位測量的需要，其運算64點數(shù)據(jù)僅需27.5us，最大誤差在1％之內(nèi)。
上傳時間： 2013-05-16
上傳用戶：lgs12321
合成孔徑雷達的實時信號處理系統(tǒng),可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉(zhuǎn)置存儲器、方位向壓縮處理、逆轉(zhuǎn)置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實現(xiàn),做到實時處理.論文結(jié)合電子所合成孔徑雷達實時成像處理系統(tǒng),設(shè)計開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結(jié)構(gòu)緊湊,運行效率高;其硬件電路的設(shè)計思路和結(jié)構(gòu)形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計問題.而固定系數(shù)FIR濾波器的實現(xiàn)問題的重點又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實現(xiàn)問題,針對FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實現(xiàn)FIR濾波器的設(shè)計.對比于預處理器中其他濾波器設(shè)計方案,基于FPGA分布式算法的FIR濾波器的設(shè)計,避免了乘累加運算,提高了系統(tǒng)運行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設(shè)計的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲器技術(shù),計算機技術(shù)的發(fā)展,一個全數(shù)字化的機載實時成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實時成像處理系統(tǒng)的研制,將是一個非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預處理器設(shè)計為例,拋磚引玉,希望對未來全數(shù)字化星載實時成像處理系統(tǒng)的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
SignalTap II 內(nèi)嵌邏輯分析儀是Altera 公司Quartus II 軟件中內(nèi)嵌的一種調(diào)試程序,通過把一段執(zhí)行邏輯分析功能 的代碼和客戶的設(shè)計組合在一起編譯、布局布線,完成傳統(tǒng)邏輯分析儀的功能。介紹了SignalTap II 的基本內(nèi)容、實現(xiàn)原理以及 在實際工程中的應(yīng)用環(huán)境。結(jié)合ATM交換矩陣的設(shè)計實例,詳細闡述了用SignalTapII 對FPGA 調(diào)試的具體方法和調(diào)試步驟, 以及在工程中的使用全過程。分析比較了該方法與傳統(tǒng)的外置式邏輯分析儀的優(yōu)劣,對SignalTap II 應(yīng)用條件進行了闡述。
標簽： SignalTapII FPGA 邏輯分析儀 調(diào)試
上傳時間： 2013-07-13
上傳用戶：古谷仁美
近年來，隨著嵌入式系統(tǒng)的快速發(fā)展，越來越多的嵌入式設(shè)備被用于工業(yè)控制、智能家居等領(lǐng)域。同時伴隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，嵌入式設(shè)備通過網(wǎng)絡(luò)接入局域網(wǎng)或者Internet已經(jīng)逐步成為發(fā)展的趨勢。通過在嵌入式設(shè)備中內(nèi)置Web服務(wù)器，用戶可以在任何一臺聯(lián)網(wǎng)的計算機上通過瀏覽器來獲取設(shè)備的信息，用戶還可以通過網(wǎng)絡(luò)對設(shè)備進行配置和管理。因此研究和開發(fā)嵌入式Web服務(wù)器具有重要的實際意義和應(yīng)用價值。 本文在S3C44BOX開發(fā)板上使用μClinux操作系統(tǒng)作為開發(fā)平臺，開發(fā)并實現(xiàn)了嵌入式Web服務(wù)器。文中提出了2種實現(xiàn)方案，一種是基于boa的嵌入式Web服務(wù)器，所做的主要工作是boa在gClinux中的移植和CGI的編寫，在此基礎(chǔ)上實現(xiàn)了動、靜態(tài)頁面的生成和簡單的控制功能。另一種方案是基于HTTP協(xié)議和socket編程所開發(fā)的嵌入式Web服務(wù)器，在此方案中實現(xiàn)了HTTP協(xié)議的GET和POST請求方式，能夠生成簡單的動態(tài)頁面，實現(xiàn)了歷史數(shù)據(jù)的保存功能，還能夠根據(jù)用戶在瀏覽器端的請求進行相應(yīng)的控制和管理。 論文首先對嵌入式Web服務(wù)器的體系結(jié)構(gòu)進行了分析，然后介紹了S3C44BOX硬件開發(fā)平臺，并分析了bootloader的基本原理和實現(xiàn)過程。隨后對μClinux操作系統(tǒng)的特點和網(wǎng)卡驅(qū)動程序進行了分析，并著重介紹了μClinux的移植過程。在第五章，論文詳細分析了TCP/IP和HTTP的原理和工作機制，并介紹了Web服務(wù)器中CGI的工作原理，最后分析了boa服務(wù)器的移植和CGI程序的編寫以及Web服務(wù)器的測試等。在第六章，在HTTP協(xié)議分析和網(wǎng)絡(luò)編程的基礎(chǔ)上，提出了嵌入式Web服務(wù)器的設(shè)計思想、程序流程圖，重點分析了Web服務(wù)器主程序流程、動態(tài)頁面的生成、歷史數(shù)據(jù)查詢的實現(xiàn)等，也分析了Web服務(wù)器中各種控制功能的實現(xiàn)流程，最后給出了Web服務(wù)器的測試結(jié)果。
上傳時間： 2013-05-17
上傳用戶：ice_qi
現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機和多媒體等領(lǐng)域。快速傅里葉變換(FFT)作為數(shù)字信號處理的核心技術(shù)之一，是離散傅里葉變換的運算時間縮短了幾個數(shù)量級。FFT已經(jīng)成為現(xiàn)代信號處理的重要理論之一。 該文的目的就是研究如何應(yīng)用FPGA實現(xiàn)FFT算法，研制具有自己知識產(chǎn)權(quán)的FFT信號處理器具有重要的理論意義和實用意義。 設(shè)計采用基4算法設(shè)計了一個具有實用價值的FFT實時硬件處理器。其中使用了改進的CORDIC流水線結(jié)構(gòu)設(shè)計了FFT的蝶型運算單元，將硬件不易于實現(xiàn)、運算緩慢的乘法單元轉(zhuǎn)換成硬件易于實現(xiàn)、運算快捷的加法單元。并根據(jù)基4算法的尋址特點設(shè)計了簡單快速的地址發(fā)生器。整體采用流水線的工作方式，并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以提高。 整個設(shè)計利用ALTERA公司提供的QUARTUSⅡ4.0開發(fā)軟件，采用先進的層次化設(shè)計思想，使用一片F(xiàn)PGA芯片完成了整個FFT處理器的電路設(shè)計。整體設(shè)計經(jīng)過時序仿真和硬件仿真，運行速度達到100MHz以上。
上傳時間： 2013-07-01
上傳用戶：FFAN
DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計算DFT的計算量與變換區(qū)間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數(shù)量級.本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模可編程邏輯器件實現(xiàn)FFT的算法.本設(shè)計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設(shè)計實現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點制運算方式,解決了蝶形計算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設(shè)計采用Verilog HDL硬件描述語言進行設(shè)計,由于在設(shè)計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計效率.
標簽： FPGA FFT 數(shù)字處理器 硬件實現(xiàn)
上傳時間： 2013-06-20
上傳用戶：小碼農(nóng)lz
在航空航天，遙感測量，安全防衛(wèi)以及家用影視娛樂等領(lǐng)域，要求能及時保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計思路，提出了可行的系統(tǒng)設(shè)計方案。基于H.264的高清視頻編碼系統(tǒng)對處理器的要求非常高，一般的DSP和通用處理器難以達到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實時編解碼分辨率達到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負責視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實現(xiàn)了高清視頻的輸入，實時編碼和碼流存儲輸出等功能于一體，能夠編碼1080p的高清視頻并存儲在硬盤中。系統(tǒng)開發(fā)的工作難點在于FPGA的程序設(shè)計與調(diào)試工作。其次，詳細介紹了FPGA在系統(tǒng)中的功能實現(xiàn)，使用的方法和程序設(shè)計。使用VHDL語言編程實現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲單元實現(xiàn)128K的命令存儲ROM，并對設(shè)計元件模塊化，方便今后的功能擴展。編程實現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能，實現(xiàn)高速的數(shù)據(jù)存儲功能。利用時序狀態(tài)機編程實現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對設(shè)計思路，調(diào)試結(jié)果和FPGA資源使用情況進行分析。著重介紹設(shè)計中用到的最新芯片及其工作方式，分析設(shè)計過程中使用的最新技術(shù)和方法。有很強的實用價值。最后，論文對系統(tǒng)就不同的使用情況提出了可供改進的方案，并對與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。
標簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計
上傳時間： 2013-07-26
上傳用戶：shanml
這份應(yīng)用筆記描述了stm32硬件實現(xiàn)特性如電源提供，時鐘管理，重置控制，啟動模式的設(shè)置和調(diào)試管理。
上傳時間： 2013-06-29
上傳用戶：mhp0114
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
