<bdo id="uoa0s"></bdo> xpbutton是一個delphi的按鈕套件,可以更改字體的顏色及字型
上傳時間： 2016-01-30
上傳用戶：guanliya
基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變
上傳時間： 2014-01-14
上傳用戶：banyou
delphi登陸窗體的制作,就我知道的,可以有兩種方法,一種是在工程文件中實現登陸窗體的動態調用,另一種就是在主窗體的OnCreate事件中動態創建登陸窗體,兩種方法都需要將主窗體設置為Auto-create form,將登陸窗體設
標簽： OnCreate Auto-cr delphi 工程
上傳時間： 2016-08-04
上傳用戶：gtzj
一個單晶片8051模擬軟體,可以查看模擬的內部外部RAM資料及暫存器資料,並設置斷點 windows 平臺下執行
上傳時間： 2016-09-21
上傳用戶：壞天使kk
給不懂設置java class path 的朋友作一個參考不範!
上傳時間： 2016-11-09
上傳用戶：gmh1314
MircoCHIP dsPIIC30F Timer設置基本範例
標簽： MircoCHIP dsPIIC Timer 30F
上傳時間： 2017-06-14
上傳用戶：LouieWu
由VB編寫的人員排班系統主要模式包括（1）人員排班系統：排班處理；出勤人數；分析（2）維護系統：管理員登錄、管理員管理、數據資料庫的設置置等.
上傳時間： 2017-07-21
上傳用戶：shanml
龍族全部地圖端口(地圖全開的Mapserver),path的路徑請按照自己電腦上的路徑設置
上傳時間： 2017-08-02
上傳用戶：han_zh
WEBGAME 機器人大戰EBS(無盡的戰爭) 架設方法 WIN2K系列主機 ，最簡單的方法就是 設置一個虛擬目錄 其它就稍微改改 config.cgi的設置，還有餓ebs_sub 1 2 3.cgi的圖片地址就基本好了 WIN2K沒有虛擬目錄的話就除了要做上面的那些以外 還要打開所有文件，搜索類似這樣的 require config.cgi 都改成絕對路徑就行了 UNIX LINUX FREEBSD 系列的話,就要設置屬性了 ebs目錄所有CGI文件設置成 755 所有DAT文件設置成 777 logmiulerebeb 目錄也就是數據目錄，這個要設置成 777 裏面所有文件也是 777 當然，你可以修改這個目錄，最好修改成其他目錄，然後把config.cgi的數據庫目錄改改就可以了, 然後就是改 config.cgi的一些設置，還要改 ebs_sub 1 2 3.cgi的圖片地址了,最後就是，UNIX LINUX系列的大小寫都分的很清楚，這個版本我懶得整理，所以有的是答謝，有的是小寫，自己改改吧.
上傳時間： 2014-01-10
上傳用戶：tuilp1a
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
