pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn) - 免費(fèi)下載
PCB相關(guān)資源
文件大小：701 K
?? 資源詳細(xì)信息
?? 溫馨提示：本資源由用戶 syuefriend 上傳分享，僅供學(xué)習(xí)交流使用。如有侵權(quán)，請(qǐng)聯(lián)系我們刪除。
資源簡(jiǎn)介
PCB LAYOUT 術(shù)語解釋(TERMS)
1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。
2. SOLDER SIDE(焊錫面、反面)。
3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。
4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。
5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。
6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬
之。
7. NEGATIVE LAYER：通常指多層板之電源層。
8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。
9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。
10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般
稱為散熱孔或?qū)住?BR>11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及
INNER PAD 之形狀大小皆應(yīng)相同。
12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線
13. Grid : 佈線時(shí)的走線格點(diǎn)
2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用
ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):
PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：
1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.
測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。
2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,
3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。
4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。
5. 測(cè)試點(diǎn)必需放至於Bottom Layer
6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率
7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
立即下載此資源
提示：下載后請(qǐng)用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip
資源說明
下載說明
- 下載需消耗 2積分
- 24小時(shí)內(nèi)重復(fù)下載不扣分
- 支持?jǐn)帱c(diǎn)續(xù)傳
- 資源永久有效
使用說明
- 下載后用解壓軟件解壓
- 推薦 WinRAR 或 7-Zip
- 如有密碼請(qǐng)查看說明
- 解壓后即可使用
積分獲取
- 上傳資源獲得積分
- 每日簽到免費(fèi)領(lǐng)取
- 邀請(qǐng)好友注冊(cè)獎(jiǎng)勵(lì)
- 查看詳情 →