廣東工業(yè)大學碩士學位論文
(工學碩士)
基于FPGA的PCIE數(shù)據(jù)采集卡設計數(shù)據(jù)采集處理技術與傳感器技術、信號處理技術和PC機技術共同構(gòu)成檢測
技術的基礎，其中數(shù)據(jù)采集處理技術作為實現(xiàn)自動化檢測的前提，在整個數(shù)字化
系統(tǒng)中處于尤為重要的地位。對于核磁共振這樣復雜的系統(tǒng)設備，實現(xiàn)自動化測
試顯得尤為必要，又因為核磁共振成像系統(tǒng)的特殊性，對數(shù)據(jù)的采集有特殊要求，
需要根據(jù)各種脈沖序列的不同要求設置采樣點數(shù)和采樣間隔，根據(jù)待采信號的不
同帶寬來設置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來進行處理，最后重建圖像和顯
示。因此本文基于現(xiàn)有的采集技術開發(fā)專門應用于核磁共振成像的數(shù)據(jù)采集卡。
該采集卡從軟件與硬件兩個方面對基于FPGA的PCIE數(shù)據(jù)采集卡進行了研
究，并完成了實物設計。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控
制以及數(shù)據(jù)處理。通過Altera的GXB IP核對數(shù)據(jù)進行捕捉，同時根據(jù)實際需要
設計了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進行抽取濾
波，然后將信號存入DDR2 SDRAM存儲芯片中。在傳輸接口設計上采用PCIE
總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。
硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模
塊。該采集卡硬件系統(tǒng)由Flash對FPGA進行初始化，通過FPGA配置PCIE總
線，根據(jù)FPGA中PCIE通道引腳的要求進行布局布線。DDR2接口電路模塊依
據(jù)DDR2芯片驅(qū)動和接收端的電平標準、端接方式確定DDR2與FPGA之間通
信的各信號走線。針對各個模塊接口電路的特點分別進行眼圖測試，分析了板卡
的通信質(zhì)量，對整個原理圖布局進行了設計優(yōu)化。
通過測試，該數(shù)據(jù)采集卡實現(xiàn)了通過CPLD對FPGA進行加載，并在FPGA
內(nèi)部實現(xiàn)了抽取濾波等高速數(shù)字信號處理，各種接IsI和控制邏輯以及通過大容量
的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來
的數(shù)字信息可通過圖像重建準確成像，為核磁共振成像系統(tǒng)的工程實現(xiàn)打下了良
好的成像基礎。
標簽：
核磁共振
信號處理
FPGA
PCIE
DDR2
上傳時間：
2022-06-21
上傳用戶：fliang
