采用三維泊松方程和二維薛定諤方程自洽求解方法,建立量子點(diǎn)接觸器件（QPC）內(nèi)的電勢(shì)分布和二維電子氣層的電子密度分布的準(zhǔn)三維模型及模擬方法,并將模擬結(jié)果與傳統(tǒng)的Buttiker鞍型電勢(shì)分布進(jìn)行比較。
標(biāo)簽： 量子點(diǎn) 接觸器 電勢(shì) 數(shù)值
上傳時(shí)間： 2013-10-18
上傳用戶：ZOULIN58
運(yùn)算放大器是線性設(shè)計(jì)的基本構(gòu)建模塊之一。在經(jīng)典模式下，運(yùn)算放大器由兩個(gè)輸入引腳和一個(gè)輸出引腳構(gòu)成，其中一個(gè)輸入引腳使信號(hào)反相，另一個(gè)輸入引腳則保持信號(hào)的相位。運(yùn)算放大器的標(biāo)準(zhǔn)符號(hào)如圖1所示。其中略去了電源引腳，該引腳顯然是器件工作的必需引腳。
標(biāo)簽： VFB 電壓反饋 運(yùn)算放大器
上傳時(shí)間： 2013-11-14
上傳用戶：dalidala
由于CMOS器件靜電損傷90%是延遲失效，對(duì)整機(jī)應(yīng)用的可靠性影響太大，因而有必要對(duì)CMOS器件進(jìn)行抗靜電措施。本文描述了CMOS器件受靜電損傷的機(jī)理，從而對(duì)設(shè)計(jì)人員提出了幾種在線路設(shè)計(jì)中如何抗靜電，以保護(hù)CMOS器件不受損傷。
上傳時(shí)間： 2013-11-05
上傳用戶：yupw24
第一章 基 礎(chǔ) 知 識(shí)由電阻、電容、電感等集中參數(shù)元件組成的電路稱為集中電路。1.1 電路與電路模型1.2 電路分析的基本變量1.3 電阻元件和獨(dú)立電源元件1.4 基爾霍夫定律1.5 受 控 源1.6 兩類約束和KCL，KVL方程的獨(dú)立性1.1 電路與電路模型1.電路2.電路的形式與功能 電路的功能基本上可以分成兩大類。一類是用來實(shí)現(xiàn)電能的轉(zhuǎn)換、傳輸和分配。電路的另一類功能則是在信息網(wǎng)絡(luò)中，用來傳遞、儲(chǔ)存、加工和處理各種電信號(hào)。 圖1-2所示的是通信網(wǎng)的基本組成框圖。通常把輸入電路的信號(hào)稱為激勵(lì)，而把經(jīng)過電路傳輸或處理后的信號(hào)稱為響應(yīng)。 3.電路模型與集中電路 構(gòu)成電路的設(shè)備和器件統(tǒng)稱為電路部件，常用的電路部件有電池、發(fā)電機(jī)、信號(hào)發(fā)生器、電阻器、電容器、電感線圈、變壓器、晶體管及集成電路等。 基本的電路參數(shù)有3個(gè)，即電阻、電容和電感。 基本的集中參數(shù)元件有電阻元件、電感元件和電容元件，分別用圖1-3(a)，(b)和(c)來表示。
標(biāo)簽： 電路分析基礎(chǔ) 教程
上傳時(shí)間： 2013-10-20
上傳用戶：1966649934
緒論 3線性及邏輯器件新產(chǎn)品優(yōu)先性計(jì)算領(lǐng)域4PCI Express®多路復(fù)用技術(shù)USB、局域網(wǎng)、視頻多路復(fù)用技術(shù)I2C I/O擴(kuò)展及LED驅(qū)動(dòng)器RS-232串行接口靜電放電(ESD)保護(hù)服務(wù)器/存儲(chǔ)10GTL/GTL+至LVTTL轉(zhuǎn)換PCI Express信號(hào)開關(guān)多路復(fù)用I2C及SMBus接口RS-232接口靜電放電保護(hù)消費(fèi)醫(yī)療16電源管理信號(hào)調(diào)節(jié)I2C總線輸入/輸出擴(kuò)展電平轉(zhuǎn)換靜電放電保護(hù) 手持設(shè)備22電平轉(zhuǎn)換音頻信號(hào)路由I2C基帶輸入/輸出擴(kuò)展可配置小邏輯器件靜電放電保護(hù)鍵區(qū)控制娛樂燈光顯示USB接口工業(yè)自動(dòng)化31接口——RS-232、USB、RS-485/422繼電器及電機(jī)控制保持及控制：I2C I/O擴(kuò)展信號(hào)調(diào)節(jié)便攜式工業(yè)（掌上電腦/掃描儀） 36多路復(fù)用USB外設(shè)卡接口接口—RS-232、USB、RS-485/422I2C控制靜電放電保護(hù) 對(duì)于任意外部接口連接器的端口來說，靜電放電的沖擊一直是對(duì)器件可靠性的威脅。許多低電壓核心芯片或系統(tǒng)級(jí)的特定用途集成電路(ASIC)提供了器件級(jí)的人體模型(HBM)靜電放電保護(hù)，但無法應(yīng)付系統(tǒng)級(jí)的靜電放電。一個(gè)卓越的靜電放電解決方案應(yīng)該是一個(gè)節(jié)省空間且經(jīng)濟(jì)高效的解決方案，可保護(hù)系統(tǒng)的相互連接免受外部靜電放電的沖擊。
上傳時(shí)間： 2013-10-18
上傳用戶：mikesering
連接圖器件
上傳時(shí)間： 2013-10-16
上傳用戶：南國(guó)時(shí)代
PCB布線設(shè)計(jì)－模擬和數(shù)字布線的異同工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢(shì)。盡管對(duì)數(shù)字設(shè)計(jì)的重視帶來了電子產(chǎn)品的重大發(fā)展，但仍然存在，而且還會(huì)一直存在一部分與 模擬 或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處，但要獲得更好的工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢(shì)。盡管對(duì)數(shù)字設(shè)計(jì)的重視帶來了電子產(chǎn)品的重大發(fā)展，但仍然存在，而且還會(huì)一直存在一部分與模擬或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處，但要獲得更好的結(jié)果時(shí)，由于其布線策略不同，簡(jiǎn)單電路布線設(shè)計(jì)就不再是最優(yōu)方案了。本文就旁路電容、電源、地線設(shè)計(jì)、電壓誤差和由PCB布線引起的電磁干擾(EMI)等幾個(gè)方面，討論模擬和數(shù)字布線的基本相似之處及差別。模擬和數(shù)字布線策略的相似之處旁路或去耦電容在布線時(shí)，模擬器件和數(shù)字器件都需要這些類型的電容，都需要靠近其電源引腳連接一個(gè)電容，此電容值通常為0.1mF。系統(tǒng)供電電源側(cè)需要另一類電容，通常此電容值大約為10mF。這些電容的位置如圖1所示。電容取值范圍為推薦值的1/10至10倍之間。但引腳須較短，且要盡量靠近器件(對(duì)于0.1mF電容)或供電電源(對(duì)于10mF電容)。在電路板上加旁路或去耦電容，以及這些電容在板上的位置，對(duì)于數(shù)字和模擬設(shè)計(jì)來說都屬于常識(shí)。但有趣的是，其原因卻有所不同。在模擬布線設(shè)計(jì)中，旁路電容通常用于旁路電源上的高頻信號(hào)，如果不加旁路電容，這些高頻信號(hào)可能通過電源引腳進(jìn)入敏感的模擬芯片。一般來說，這些高頻信號(hào)的頻率超出模擬器件抑制高頻信號(hào)的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號(hào)路徑上引入噪聲，更嚴(yán)重的情況甚至?xí)鹫駝?dòng)。
標(biāo)簽： PCB 布線設(shè)計(jì) 模擬 數(shù)字布線
上傳時(shí)間： 2013-11-03
上傳用戶：shaojie2080
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個(gè)電路設(shè)計(jì)為例，簡(jiǎn)單介紹一下PCB仿真軟件在設(shè)計(jì)中的使用。下面是一個(gè)DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計(jì))，其中DRAM作為DSP的擴(kuò)展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時(shí)鐘頻率133M。因?yàn)轭l率較高，設(shè)計(jì)過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗(yàn)證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對(duì)應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對(duì)應(yīng)管腳和3245的對(duì)應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因?yàn)槲覀兪褂盟膶影澹诒韺幼呔€，所以要選用“Microstrip”，然后點(diǎn)“Value”進(jìn)行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長(zhǎng)度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch，對(duì)線長(zhǎng)為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了，按照下圖紅線所示路徑為各測(cè)試點(diǎn)增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因?yàn)闀r(shí)鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對(duì)應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊(cè)制作眼圖模板。因?yàn)槲覀冏铌P(guān)心的是接收端(DRAM)信號(hào)，所以模板也按照DRAM芯片HY57V283220手冊(cè)的輸入需求設(shè)計(jì)。芯片手冊(cè)中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個(gè)NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(hào)(不長(zhǎng)于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計(jì)要求，而其他的56位都是一對(duì)一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計(jì)要求，但有一點(diǎn)需注意，就是寫數(shù)據(jù)時(shí)因?yàn)榇嬖诨貨_，DRAM接收高電平在位中間會(huì)回沖到2V。因此會(huì)導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過程中發(fā)現(xiàn)寫RAM會(huì)出錯(cuò)，還需要改版加串阻。
上傳時(shí)間： 2013-11-05
上傳用戶：dudu121
I2C總線器件在高抗干擾系統(tǒng)中的應(yīng)用: 摘要：本文先對(duì)I2C總線協(xié)議進(jìn)行了簡(jiǎn)要敘述，然后介紹了一些常用的抗干擾措施，最后提供了一個(gè)利用I2C總線器件24WC01組成的高抗干擾應(yīng)用方案。 一、I2C總線概述 I2C總線是一雙線串行總線，它提供一小型網(wǎng)絡(luò)系統(tǒng)為總線上的電路共享公共的總線。總線上的器件有單片機(jī)LCD驅(qū)動(dòng)器以及E2PROM器等。型號(hào)有：PCF8566T、SAA1064T、24WC01等。 兩根雙向線中，一根是串行數(shù)據(jù)線（SDA），另一根是串行時(shí)鐘線（SCL）。總線和器件間的數(shù)據(jù)傳送均由這根線完成。每一個(gè)器件都有一個(gè)唯一的地址，以區(qū)別總線上的其它器件。當(dāng)執(zhí)行數(shù)據(jù)傳送時(shí)，誰是主器件，誰是從器件詳見表1。主器件是啟動(dòng)數(shù)據(jù)發(fā)送并產(chǎn)生時(shí)鐘信號(hào)的器件。被尋址的任何器件都可看作從器件。I2C總線是多主機(jī)總線，意思是可以兩個(gè)或更多的能夠控制總線的器件與總線連接。
標(biāo)簽： I2C 總線 器件 中的應(yīng)用
上傳時(shí)間： 2013-11-05
上傳用戶：1159797854
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
