了解ADF7021的AFC環路并為實現最小前同步碼長度而進行優化
無線電通信網絡中的遠程收發器使用自己的獨立時鐘源。因此，這些收發器容易產生頻率誤差。當發射機啟動通信鏈路時，關聯的接收機需要在數據包的前同步碼階段校正這些誤差，以確保正確的解調 ...
頻率同步技術資料
?? 資源總數：5626
?? 源代碼：12551
?? 電路圖：2
?? 頻率同步全部資料 (5626個)
與電網電壓同步的正弦波發生電路設計
目前的有源電力濾波器通常是采用基于瞬時無功功率理論的諧波電流檢測方法。其中的ip-iq算法需要用到與電網電壓同步的正余弦信號，即與電網電壓同頻同相的標準正余弦信號。該信號的獲取可以采用鎖相環加正余弦函...
基于FPGA的恒溫晶振頻率校準系統的設計
為滿足三維大地電磁勘探技術對多個采集站的同步需求，基于FPGA設計了一種晶振頻率校準系統。系統可以調節各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準確度和穩定度的同步信號。系統中使用...
基于ADS的接收機碼元同步算法實現
在數字接收機中，為了在抽樣判決時刻準確判決發送過來的碼元，需要提供一個確定抽樣判決時刻的定時脈沖序列。這個定時脈沖序列的重復頻率必須與發送的數碼脈沖序列一致（即接收、發送雙方必須同步，具有相同的主頻率...
基于FPGA的恒溫晶振頻率校準系統的設計
為滿足三維大地電磁勘探技術對多個采集站的同步需求，基于FPGA設計了一種晶振頻率校準系統。系統可以調節各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準確度和穩定度的同步信號。系統中使用...
摘 要 文章介紹了直接數字頻率合成器(DDS)的組成及工作原理
摘 要 文章介紹了直接數字頻率合成器(DDS)的組成及工作原理，描述了DDS芯片 AD9852的功能特性，同時給出了AD9852在本地同步時鐘中的應用。 關鍵詞 DDS AD985...
ＰＳ／２通訊協議是一種雙向同步串行通訊協議。通訊的兩端通過Ｃｌｏｃｋ（時鐘腳）同步
ＰＳ／２通訊協議是一種雙向同步串行通訊協議。通訊的兩端通過Ｃｌｏｃｋ（時鐘腳）同步，并通過Ｄａｔａ（數據腳）交換數據。任何一方如果想抑制另外一方通訊時，只需要把Ｃｌｏｃｋ（時鐘腳）拉到低電平。一般兩設...
FIFO（先進先出隊列）通常用于數據的緩存和用于容納異步信號的頻率或相位的差異。本FIFO的實現是利用 雙口RAM 和讀寫地址產生模塊來實現的.FIFO的接口信號包括異步的寫時鐘（wr_clk）和讀
FIFO（先進先出隊列）通常用于數據的緩存和用于容納異步信號的頻率或相位的差異。本FIFO的實現是利用 雙口RAM 和讀寫地址產生模塊來實現的.FIFO的接口信號包括異步的寫時鐘（wr_clk）和讀...
數字頻率計的設計可以分為測量計數和顯示。其測量的基本原理是計算一定時間內待測信號的脈沖個數
數字頻率計的設計可以分為測量計數和顯示。其測量的基本原理是計算一定時間內待測信號的脈沖個數，這就要求由分頻器產生標準閘門時間信號，計數器記錄脈沖個數，由控制器對閘門信號進行選擇，并對計數器使能斷進行同...
產生編碼解碼時使用的clk_1以及頻率為它31倍的clk_31信號。 //產生M序列的發送信號indata(隨機),并且將接收到的解碼信號（decode）進行比較。 //發送的頭10個信號為1
產生編碼解碼時使用的clk_1以及頻率為它31倍的clk_31信號。 //產生M序列的發送信號indata(隨機),并且將接收到的解碼信號（decode）進行比較。 //發送的頭10個信號為1，第...