當(dāng)今繡花機(jī)市場(chǎng)蓬勃發(fā)展，繡花機(jī)控制系統(tǒng)作為繡花機(jī)最核心的部分，是提高性能和降低成本的關(guān)鍵。本文結(jié)合浙江虎王科技有限公司與浙江大學(xué)的合作項(xiàng)目“繡花機(jī)控制系統(tǒng)”，設(shè)計(jì)出一套基于ARM的技術(shù)先進(jìn)、功能精簡(jiǎn)、高性價(jià)比的繡花機(jī)控制系統(tǒng)。論文按照嵌入式系統(tǒng)的開(kāi)發(fā)過(guò)程，先根據(jù)市場(chǎng)需求劃分了控制系統(tǒng)的功能模塊并構(gòu)建了總體架構(gòu),選擇了系統(tǒng)的軟硬件平臺(tái)，然后采用先進(jìn)的設(shè)計(jì)方法對(duì)繡花機(jī)控制系統(tǒng)的硬件和軟件進(jìn)行了設(shè)計(jì)。 第一章介紹了繡花機(jī)及其控制系統(tǒng)的發(fā)展過(guò)程和現(xiàn)狀，論述了嵌入式系統(tǒng)的定義、特點(diǎn)和發(fā)展，闡述了ARM的發(fā)展歷史、研究和應(yīng)用現(xiàn)狀，提出了論文的主要研究?jī)?nèi)容，最后給出了論文的總體結(jié)構(gòu)。 第二章闡述了嵌入式系統(tǒng)的開(kāi)發(fā)過(guò)程，選擇了軟硬件協(xié)同設(shè)計(jì)法為本系統(tǒng)的設(shè)計(jì)方法，論述了EDA技術(shù)的工作范圍和設(shè)計(jì)步驟，詳細(xì)討論了軟件的結(jié)構(gòu)化設(shè)計(jì)方法和面向?qū)ο笤O(shè)計(jì)方法的原理，最后給出了繡花機(jī)控制系統(tǒng)的設(shè)計(jì)原則。 第三章根據(jù)市場(chǎng)需求劃分了繡花機(jī)控制系統(tǒng)的功能模塊，構(gòu)建了系統(tǒng)總體架構(gòu)，并分析了每個(gè)模塊的具體功能；根據(jù)選型原則選出了適用于繡花機(jī)控制系統(tǒng)的上位機(jī)和下位機(jī)CPU芯片、操作系統(tǒng)及開(kāi)發(fā)環(huán)境。 第四章根據(jù)總體架構(gòu)，在選好的CPU芯片的基礎(chǔ)．卜確定了繡花機(jī)控制系統(tǒng)的硬件框架，詳細(xì)設(shè)計(jì)了電源電路、復(fù)位電路、存儲(chǔ)器接口電路、鍵盤(pán)與顯示電路、USB接口電路、串行通信接口電路和下層機(jī)電接口電路。 第五章按照上位機(jī)和下位機(jī)的層次構(gòu)建了繡花機(jī)控制系統(tǒng)的軟件框架，設(shè)計(jì)了鍵盤(pán)輸入模塊、圖形顯示模塊、USB驅(qū)動(dòng)模塊、花樣存儲(chǔ)與管理模塊、串口通信模塊、機(jī)電控制模塊的程序。 第六章回顧與總結(jié)全文的主要研究?jī)?nèi)容，歸納了本文的主要研究成果，并對(duì)今后的研究工作作了展望。
標(biāo)簽： ARM 繡花機(jī) 嵌入式控制 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：CSUSheep
隨著液晶顯示技術(shù)的發(fā)展，我們的日常生活中出現(xiàn)了各種各樣功能強(qiáng)大的顯示系統(tǒng)。本文主要以液晶顯示技術(shù)的基本原理為理論基礎(chǔ)，探討并比較了單片機(jī)和ARM微處理器作為液晶顯示控制系統(tǒng)各自的優(yōu)缺點(diǎn)，并設(shè)計(jì)和完成了～套基于ARM微處理器的液晶顯示控制系統(tǒng)。 該系統(tǒng)以Samsung公司的ARM微處理器芯片S3C4510B為CPU，根據(jù)ARM微處理器的特點(diǎn)，本文系統(tǒng)地分析了電源及復(fù)位電路、晶振電路、Flash 存儲(chǔ)器接口電路、SDRAM存儲(chǔ)器接口電路、串行接口電路、JTAG接口電路以及10M/100M以太網(wǎng)接口電路的設(shè)計(jì)方法。同時(shí)，重點(diǎn)描述了液晶顯示模塊電路和鍵盤(pán)控制電路的設(shè)計(jì)與實(shí)現(xiàn)。在各個(gè)部分硬件電路的調(diào)試成功過(guò)后，介紹了Bootloader的下載以及uClinux操作系統(tǒng)的下載和編譯。在液晶顯示控制系統(tǒng)的軟件設(shè)計(jì)部分，本文重點(diǎn)分析了在uClinux操作系統(tǒng)下進(jìn)行的用戶程序的開(kāi)發(fā)。根據(jù)液晶顯示模塊的特點(diǎn)和對(duì)鍵盤(pán)控制電路的I/O口配置，對(duì)整個(gè)顯示控制系統(tǒng)的程序設(shè)計(jì)作出了一定的分析。最終通過(guò)對(duì)系統(tǒng)的調(diào)試，實(shí)現(xiàn)了ARM微處理器系統(tǒng)對(duì)LCD液晶顯示器的顯示控制。
標(biāo)簽： ARM 液晶顯示 控制設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：change0329
介紹了西門子S7–200 系列 PLC 的自由口通信模式及在Windows 環(huán)境下應(yīng)用VC++6.0 實(shí)現(xiàn)PC 機(jī)與PLC串行通信的編程方法，開(kāi)發(fā)了玻璃器皿沖壓機(jī)上位機(jī)監(jiān)控系統(tǒng)。實(shí)際運(yùn)行證明，該監(jiān)控系
上傳時(shí)間： 2013-06-28
上傳用戶：branblackson
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實(shí)現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時(shí)常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計(jì)時(shí)，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機(jī)控制器接口則是實(shí)現(xiàn)主機(jī)設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時(shí)候尤其是在監(jiān)控場(chǎng)所，接口控制器在控制數(shù)據(jù)與計(jì)算機(jī)的傳輸上就起了至關(guān)重要的作用。 論文針對(duì)信息技術(shù)的發(fā)展和開(kāi)發(fā)過(guò)程中的實(shí)際需要，設(shè)計(jì)了一個(gè)藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨(dú)使用，也可集成到系統(tǒng)芯片中，并且整個(gè)設(shè)計(jì)緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價(jià)值。 本設(shè)計(jì)采用TOP-DOWN設(shè)計(jì)方法，整體上分為UART接口和藍(lán)牙主機(jī)控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機(jī)控制器接口的實(shí)現(xiàn)原理和設(shè)計(jì)指標(biāo)要求進(jìn)行系統(tǒng)設(shè)計(jì)，對(duì)系統(tǒng)劃分模塊以及各個(gè)模塊的信號(hào)連接；然后進(jìn)行模塊設(shè)計(jì)，設(shè)計(jì)出每個(gè)模塊的功能，并用VHDL語(yǔ)言編寫(xiě)代碼來(lái)實(shí)現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和時(shí)序仿真；最后進(jìn)行硬件驗(yàn)證，在Virtex-II開(kāi)發(fā)板上對(duì)系統(tǒng)進(jìn)行功能驗(yàn)證。實(shí)現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗(yàn)證了結(jié)果，表明設(shè)計(jì)正確，功能良好，符合設(shè)計(jì)要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙 控制
上傳時(shí)間： 2013-04-24
上傳用戶：tianyi223
本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來(lái)實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來(lái)實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語(yǔ)言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來(lái)適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無(wú)關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡(jiǎn)單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過(guò)CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開(kāi)發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對(duì)數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿足更高的要求。
標(biāo)簽： FPGA CRC 串行 通信實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：Altman
神經(jīng)網(wǎng)絡(luò)控制算法作為一種比較成熟的智能控制算法，在空空導(dǎo)彈的理論研究中也得到了很多應(yīng)用，但它的實(shí)際應(yīng)用通常是通過(guò)軟件實(shí)現(xiàn)的，而軟件實(shí)現(xiàn)是串行執(zhí)行指令，運(yùn)行速度慢，可靠性低，很難滿足實(shí)際導(dǎo)彈制導(dǎo)系統(tǒng)實(shí)時(shí)性的要求。控制算法硬件實(shí)現(xiàn)的最大特點(diǎn)就是可提高控制算法的實(shí)時(shí)運(yùn)算速度和可靠性。本課題針對(duì)導(dǎo)彈制導(dǎo)系統(tǒng)，以FPGA為硬件平臺(tái)研究神經(jīng)網(wǎng)絡(luò)控制算法的硬件實(shí)現(xiàn)。本文首先對(duì)BP神經(jīng)網(wǎng)絡(luò)算法思想進(jìn)行了深入分析，并對(duì)BP網(wǎng)絡(luò)的各個(gè)階段進(jìn)行了理論推導(dǎo)，最后對(duì)BP神經(jīng)網(wǎng)絡(luò)PID飛行控制算法進(jìn)行了研究和總結(jié)，為硬件實(shí)現(xiàn)提供了理論基礎(chǔ)。基于對(duì)上述理論的深入研究和分析，本文提出了一種適合FPGA實(shí)現(xiàn)該神經(jīng)網(wǎng)絡(luò)控制算法的硬件實(shí)現(xiàn)模型。在該模型中，神經(jīng)網(wǎng)絡(luò)各層之間采用串行執(zhí)行數(shù)據(jù)方式，層間則采用并行運(yùn)行方式，可有效提高系統(tǒng)的運(yùn)算速度。由于模塊化、層次化的自頂向下的模塊化設(shè)計(jì)方法可有效減少錯(cuò)誤的產(chǎn)生，是設(shè)計(jì)復(fù)雜大規(guī)模系統(tǒng)的理想設(shè)計(jì)方法。本文采用了此設(shè)計(jì)方法，通過(guò)把系統(tǒng)模塊化，對(duì)各個(gè)子模塊分別用VHDL硬件描述語(yǔ)言進(jìn)行描述，并基于QUARTUS II軟件開(kāi)發(fā)平臺(tái)進(jìn)行綜合和仿真，直到達(dá)到研究設(shè)計(jì)要求。最后將仿真程序源代碼下載配置到具體的Cyclone II系列EP2C70 FPGA芯片中,應(yīng)用于某實(shí)際導(dǎo)彈控制系統(tǒng)的研究。理論分析和實(shí)驗(yàn)結(jié)果表明該神經(jīng)網(wǎng)絡(luò)飛行控制算法的FPGA硬件實(shí)現(xiàn)是有效可行的，可滿足系統(tǒng)實(shí)時(shí)性的要求，為制導(dǎo)系統(tǒng)的實(shí)際工程實(shí)現(xiàn)提供了基礎(chǔ)。
標(biāo)簽： FPGA PID 神經(jīng)網(wǎng)絡(luò) 飛行控制
上傳時(shí)間： 2013-04-24
上傳用戶：冇尾飛鉈
·【原 書(shū) 名】 Visual Basic與RS-232串列通信控制最新版 【原出版社】 文魁資訊股份有限公司 【作 者】范逸之 陳立元 [同作者作品] 【出 版 社】 清華大學(xué)出版社 【書(shū) 號(hào)】 7900643060 【出版日期】 2002 年6月 【開(kāi) 本】 16開(kāi) 【頁(yè) 碼】 360 &
標(biāo)簽： Visual Basic nbsp 232
上傳時(shí)間： 2013-07-25
上傳用戶：juyuantwo
·摘 要:在PLC步進(jìn)電機(jī)控制中，輸入到其線圈組中的脈沖數(shù)或脈沖頻率可控制步進(jìn)電機(jī)的角位移和速度。以三菱的FX2系列為例，討論了步進(jìn)電機(jī)的PLC控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)。[著者文摘]
標(biāo)簽： PLC 驅(qū)動(dòng)控制 步進(jìn)電機(jī)
上傳時(shí)間： 2013-08-05
上傳用戶：tccc
LK1628是一種帶鍵盤(pán)掃描接口的LED驅(qū)動(dòng)控制專用電路，內(nèi)部集成有MCU數(shù)字接口、數(shù)據(jù)鎖存器、LED驅(qū)動(dòng)、鍵盤(pán)掃描等電路。且在輸入端口內(nèi)置上拉，可在應(yīng)用方案中省去外部上拉電阻。采用CMOS工藝，VDD供電為5V，超強(qiáng)的輸入端口干擾能力，輸入端口內(nèi)置上拉電阻，顯示模式：4位×13段—7位×10段，按鍵掃描：10×2位。輝度調(diào)節(jié)電路（占空比8級(jí)可調(diào)），串行接口（CLK,STB,DI/O），振蕩方式：內(nèi)置RC振蕩，內(nèi)置上電復(fù)位電路，ESD HBM:﹥8KV，SOP28的封裝形式。
標(biāo)簽： 1628 LED LK 驅(qū)動(dòng)控制
上傳時(shí)間： 2013-10-17
上傳用戶：YUANQINHUI
利用家庭長(zhǎng)用的遙控器即可實(shí)現(xiàn)紅外遙控控制！本程序簡(jiǎn)單，沒(méi)有用的外部中斷經(jīng)行計(jì)時(shí)
上傳時(shí)間： 2013-11-09
上傳用戶：xg262122
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<dl id="wq4i8"></dl>