可編程系統級芯片提供了最大設計的靈活性 極端靈活且完全可編程的混合信號SOC 的基本原理是促使賽普拉斯微系統公司（Cypress MicroSystems）推出名為PSoCTM（Programmable System-On-ChipTM，可編程系統級芯片）的全新一代器件的動力所在。
上傳時間： 2013-10-22
上傳用戶：playboys0
EDA技術課程設計：可控計數器的設計 設計要求：1.設計一個五進制計數器，由兩個控制鍵sel控制不同的計數方式；2.當sel=00時，按0、1、2、3、4、0、1、2、3、4......順序計數；3.當sel=01時，按0、2、4、6、8、0、2、4、6、8......順序計數4.當sel=10時，按1、3、5、7、9、1、3、5、7、9......順序計數5.當sel=11時，按5、4、3、2、1、5、4、3、2、1......順序計數6.由數碼管分別譯碼顯示控制信號和計數狀態，分別用3位數碼管動態顯示；7.給出VHDL設計的源程序。
上傳時間： 2013-12-16
上傳用戶：YYRR
可編程計數器陳列PCA原理及應用設計P89C51Rx2的可編程計數器陳列是由5個相同的、以計數器為主的模塊組成。每個模塊除為主的計數器外，還輔之以比較器/沿捕捉器。
上傳時間： 2013-10-12
上傳用戶：youke111
介招用AT8 9 c5 單片機構成微型可鳊程控制器PLc的設計思路一系統硬件配置和軟件設計方法，最后給出此微型可鳊程控制器在水塔水位控制中應用的實例。
上傳時間： 2013-11-19
上傳用戶：adada
本文介紹了基于SRAM 查找表的現場可重配置FPGA 的結構和原理，及其配置方法，通過對多種配置方法的比較，提出了由單片機和EPROM 存儲器組成的串行配置方式。這種方式結構簡單，設計保密性好，易于升級，降低設計成本。在大規模可編程邏輯器件出現以前，把器件焊接在電路板上是設計數字系統的最后一步。當設計存在問題并解決后，設計者往往不得不重新設計印制電路板。設計周期長，設計效率低。CPLD 、FPGA 出現后，利用其在系統可編程或可重配置功能，設計者可以在進行邏輯設計而未進行電路設計時就把CPLD、FPGA 焊接在電路板上，然后在設計調試時可一次次隨心所欲的改變電路的硬件邏輯關系，而不用改變電路板的結構。
上傳時間： 2013-10-29
上傳用戶：born2007
這一顆，我們學習如何讓跑馬燈自動按照我們預定的順序進行。這種控制在工控場合經常用到。這個程序里，我們預先定義了一個變化的順序speedcode，每跑一圈燈就根據預定設置的表格數據來決定下一圈的跑馬速度。這樣我們就實現了按照預定的順序自動變化運行。請看代碼：-----------------------------------#define uchar unsigned char //定義一下方便使用#define uint unsigned int#define ulong unsigned long#include <reg52.h> //包括一個52 標準內核的頭文件sbit P10 = P1^0; //頭文件中沒有定義的IO 就要自己來定義了sbit P11 = P1^1;sbit P12 = P1^2;sbit P13 = P1^3;bit ldelay=0; //長定時溢出標記,預置是0uchar speed=10; //設置一個變量保存跑馬燈的移動速度uchar code speedcode[10]={3,1,5,12,3,20,2,10,1,4}; //10 個預定義的速度char code dx516[3] _at_ 0x003b;//這是為了仿真設置的//可編程自動控制跑馬燈void main(void) // 主程序{uchar code ledp[4]={0xfe,0xfd,0xfb,0xf7};//預定的寫入P1 的值uchar ledi; //用來指示顯示順序uchar i;RCAP2H =0x10; //賦T2 的預置值0x1000，溢出30 次就是1 秒鐘RCAP2L =0x00;TR2=1; //啟動定時器ET2=1; //打開定時器2 中斷EA=1; //打開總中斷
上傳時間： 2013-11-20
上傳用戶：ming529
82C59A-2是為簡化微處理機系統中斷接口而實現的LSI外圍芯片。也叫做PIC（Programmable Interrupt Controller）。是高性能高速度芯片。在多級優先級中斷系統內82C59A-1402已經把CPU從對任務的輪詢中解救出來。PCI可由軟件進行控制，使用于各種不同的環境，聯級可接受8~64個中斷輸入。 管腳與NMOS8259A-2兼容單片8級優先級，級聯可擴64級多種可編程中斷方式各自專用的請求屏蔽能力與Intel系列機兼容全部采用靜態設計低功耗5V的電源供電。
上傳時間： 2013-10-30
上傳用戶：zhliu007
高性能可編程DMA控制接口82C37A-54.1 概述對象實體：直接存儲器訪問（DMA）控制接口芯片82C37A-5芯片的特點：1、管腳引線與NMOS 8237A-5兼容。2、允許/禁止單獨DMA請求控制。3、頻率從0~5MHz區間全靜態設計。4、低電平操作。 5、4個各自獨立的DMA通道并獨立的進行初始化。6、存儲器到存儲器之間傳送。7、存儲器模塊初始化處理。8、地址的增量和減量。9、傳送速率可達1.6MB/s.10、可直接擴展成任意數量的通道。11 、終止傳送的過程即輸入結束。12、軟件請求。13、獨立信號DREQ和信號DACK的極性控制。4.2 82C37A-5的體系結構4.2.1 基本結構描述1. 82C37A-5內部配備了規模為344位的內部存儲器，它是以寄存器的形式出現的。2. 配有3個基本的控制模塊： （1）定時及控制模塊； （2）優先級編碼及循環優先級控制模塊；（3）命令控制模塊； 3. 12個不同類型的寄存器 。圖 4-1 82C37A-5結構圖EOP# A0~A3RESETCS#. IOW# DREQ0~DREQ3HLDAHRQ DB0~DB7DACK0~DACK3
上傳時間： 2013-10-21
上傳用戶：ming52900
82C54是專為Intel系列微處理機而設計的一種可編程時間間隔定時器/計數器，它是一種通用芯片，在系統軟件中可以把多級定時元素當成輸入/輸出端口中的一個陣列看待。1. 與所有Intel系列兼容2. 操作速度高，與8MHz的8086、80186一起可實現“零等待狀態”的操作。3. 可處理從直流到10M頻率的輸入。4. 適應性強5. 三個獨立的16位計數器6. 低功耗的CHMOS7. 與TTL完全兼容8. 6 種可編程的計數模式9. 以二進制或BCD計數10. 狀態讀返回命令
上傳時間： 2013-11-16
上傳用戶：elinuxzj
82C55A是高性能，工業標準，并行I/O的LSI外圍芯片；提供24條I/O腳線。 在三種主要的操作方式下分組進行程序設計82C88A的幾個特點：(1)與所有Intel系列微處理器兼容；(2)有較高的操作速度；(3)24條可編程I/O腳線；(4)底功耗的CHMOS；(5)與TTL兼容；(6)擁有控制字讀回功能；（7）擁有直接置位/復位功能；（8）在所有I/O輸出端口有2.5mA DC驅動能力；（9）適應性強。方式0操作稱為簡單I/O操作，是指端口的信號線可工作在電平敏感輸入方式或鎖存輸出。所以，須將控制寄存器設計為：控制寄存器中:D7=1; D6 D5=00; D2=0。D7位為1代表一個有效的方式。通過對D4 D3 D1和D0的置位/復位來實現端口A及端口B是輸入或輸出。P56表2-1列出了操作方式0端口管腳功能。
上傳時間： 2013-10-26
上傳用戶：brilliantchen
<button id="oaqoe"></button>
<strike id="oaqoe"></strike>