基于FPGA的B超數(shù)據(jù)采集功能，根據(jù)輸入圖像的束同步與幀同步信號(hào)，采用中斷控制進(jìn)入FIFO的圖像數(shù)據(jù)的讀寫操作！
標(biāo)簽： FPGA B超 數(shù)據(jù)采集
上傳時(shí)間： 2013-12-19
上傳用戶：waitingfy
求解大規(guī)模非對(duì)稱線性方程組AX=b的迭代方法
標(biāo)簽： AX 大規(guī)模 非對(duì)稱 線性
上傳時(shí)間： 2017-02-12
上傳用戶：xiaohuanhuan
我們程序設(shè)計(jì)課上要求寫的b+樹(shù)的c++實(shí)現(xiàn)，可以進(jìn)行插入查找刪除等操作，代碼簡(jiǎn)單，適合新手
標(biāo)簽： 程序設(shè)計(jì) 樹(shù)
上傳時(shí)間： 2013-12-16
上傳用戶：gxrui1991
basic.c */ /**//* Project:NeuroBasic, basic package*//**/ /* Survey:This is a simple Basic b-code compiler which*/ /*can be used as a comfortable command shell for */ /* any program. The actual compiler is found in */ /*compiler.c.*/ /*The functions m_fctptr() and user_server()*/ /*build an interface to an
標(biāo)簽： basic NeuroBasic Project package
上傳時(shí)間： 2017-02-15
上傳用戶：xymbian
b樹(shù)的實(shí)現(xiàn)，包括打開(kāi)關(guān)閉節(jié)點(diǎn)，打開(kāi)節(jié)點(diǎn) 關(guān)閉節(jié)點(diǎn)，打開(kāi)所有節(jié)點(diǎn)，關(guān)閉所有節(jié)點(diǎn)， 打開(kāi)子節(jié)點(diǎn)，顯示當(dāng)前節(jié)點(diǎn)的增加節(jié)點(diǎn) 增加多個(gè)節(jié)點(diǎn)，刪除節(jié)點(diǎn)
標(biāo)簽： 樹(shù)
上傳時(shí)間： 2014-01-13
上傳用戶：silenthink
DSP2810的B口IO口作50MS的中斷變化輸出
上傳時(shí)間： 2017-02-17
上傳用戶：ukuk
二叉樹(shù) 數(shù)據(jù)結(jié)構(gòu) 忘了是第幾個(gè)實(shí)驗(yàn) 好像是第六個(gè) 用b樹(shù)做的
標(biāo)簽： 二叉樹(shù) 數(shù)據(jù)結(jié)構(gòu) 實(shí)驗(yàn) 樹(shù)
上傳時(shí)間： 2017-02-17
上傳用戶：dave520l
綜合2叉樹(shù)及B+樹(shù)優(yōu)點(diǎn)的能根據(jù)增刪改而分裂或合并的完整程序(現(xiàn)在以8bit(BYTE key)為關(guān)鍵字,可擴(kuò)充到64bit的double為key,用戶數(shù)據(jù)包現(xiàn)在以float ton表示,可擴(kuò)充到任意結(jié)構(gòu)struct)
標(biāo)簽： key double float 8bit
上傳時(shí)間： 2017-02-19
上傳用戶：498732662
采用FPGA實(shí)現(xiàn)色彩空間轉(zhuǎn)換R’G’B’ to Y’CbCr的VHDL和verilog源代碼,支持xilinx的各種器件.
標(biāo)簽： verilog xilinx FPGA CbCr
上傳時(shí)間： 2013-12-12
上傳用戶：lps11188
鄭州遠(yuǎn)博公司生產(chǎn)的單片機(jī)B型實(shí)驗(yàn)板電路原理圖及配套源程序代碼，它對(duì)學(xué)習(xí)單片機(jī)C語(yǔ)言編程有很好的作用。
標(biāo)簽： 單片機(jī) 代碼 實(shí)驗(yàn)板 電路原理圖
上傳時(shí)間： 2017-02-24
上傳用戶：ryb
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
