數(shù)據(jù)采集是信號與信息系統(tǒng)中一個重要的組成部分,也是數(shù)字信號處理的關鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng),提出一種由高速A/D轉換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實現(xiàn)方法。該系統(tǒng)利用AD器件對信號進行放大、差分轉換和模數(shù)轉換,利用FPGA設計內(nèi)部模塊和時鐘信號來進行電路控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能,最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機。FPGA作為采集系統(tǒng)的核心部件,完成了內(nèi)部數(shù)字電路設計,使系統(tǒng)具有很高的可適應性、可擴展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā),重點研究了A/D模數(shù)轉換、FPGA芯片設計及PCI總結接口設計,完成了系統(tǒng)的各級電路硬件設計,并通過系統(tǒng)仿真驗證了系統(tǒng)的可行性。
標簽:
FPGA
數(shù)據(jù)采集
系統(tǒng)研究
上傳時間:
2013-04-24
上傳用戶:小楊高1