FPGAadvantage61Crack.rar is for MentorGraphics高端設(shè)計(jì)工具FPGAAdvantage
標(biāo)簽： FPGAAdvantage 高端 設(shè)計(jì)工具
上傳時(shí)間： 2013-09-03
上傳用戶：黃蛋的蛋黃
cpld,非常好用的源碼.可以為你帶來(lái)方便.
標(biāo)簽： cpld 源碼
上傳用戶：墻角有棵樹(shù)
實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
標(biāo)簽： CPLD CCD 采集 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-09-04
上傳用戶：zhuyibin
51單片機(jī)系統(tǒng)擴(kuò)展超大容量存儲(chǔ)器接口設(shè)計(jì)的cpld源碼。
標(biāo)簽： cpld 51單片機(jī) 系統(tǒng)擴(kuò)展 大容量存儲(chǔ)器
上傳用戶：neu_liyan
DDS在現(xiàn)在運(yùn)用月來(lái)越廣泛，在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出、高分辨力以及集成化等方面都遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。利用DDS技術(shù)可以很方便地實(shí)現(xiàn)多種信號(hào)。在FPGA上實(shí)現(xiàn)的DDS
標(biāo)簽： DDS
上傳時(shí)間： 2013-09-05
上傳用戶：qwer0574
VERILOG HDL 實(shí)際工控項(xiàng)目源碼\r\n開(kāi)發(fā)工具 altera quartus2
標(biāo)簽： VERILOG HDL 工控 項(xiàng)目
上傳用戶：youmo81
完整的FPGA連接圖和調(diào)試源碼，圖是DSN格式，但可以直接拖進(jìn)PROTEL里打開(kāi)。
標(biāo)簽： FPGA 連接 調(diào)試 源碼
上傳時(shí)間： 2013-09-06
上傳用戶：lhc9102
高質(zhì)量C_C編程指南一本網(wǎng)絡(luò)上流行的書(shū)籍
標(biāo)簽： C_C 高質(zhì)量 編程指南 書(shū)籍
上傳時(shí)間： 2013-09-09
上傳用戶：vmznxbc
ARM7仿真源碼，原理圖，帶UCOSII的系統(tǒng)哦，，，好幾個(gè)啊。。。。。。。。。。。。。。。
標(biāo)簽： ARM7 仿真 源碼
上傳時(shí)間： 2013-09-25
上傳用戶：shen1230
高數(shù)下冊(cè)期末試題
標(biāo)簽： 高數(shù) 試題
上傳時(shí)間： 2013-12-19
上傳用戶：sglccwk
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
