高精度電網(wǎng)功率因數(shù)測(cè)量加權(quán)插值FFT優(yōu)化算法
標(biāo)簽： FFT 高精度 電網(wǎng) 功率因數(shù)
上傳時(shí)間： 2013-05-22
上傳用戶：88mao
pb開發(fā)soket所需要的一個(gè)關(guān)鍵動(dòng)態(tài)庫(kù)，我找了很久的，現(xiàn)在份享一下-pb socket dll
上傳時(shí)間： 2013-04-24
上傳用戶：refent
高質(zhì)量C編程指南是具有一定C基礎(chǔ)的，進(jìn)入更高層次的最佳選擇
上傳時(shí)間： 2013-04-24
上傳用戶：wangrijun
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲(chǔ)器結(jié)構(gòu)設(shè)計(jì)，實(shí)現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計(jì)，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計(jì)以及各種顯示算法設(shè)計(jì)等。同時(shí)進(jìn)行了信號(hào)的高速采集和處理的實(shí)際測(cè)試，對(duì)實(shí)驗(yàn)測(cè)試數(shù)據(jù)進(jìn)行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。 硬件方面，在FPGA平臺(tái)上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號(hào)轉(zhuǎn)換成頻率為原來(lái)頻率1/4的4路低速數(shù)據(jù)信號(hào)，再將這四路數(shù)據(jù)分別存儲(chǔ)到4個(gè)FIFO中，然后再對(duì)這4個(gè)FIFO中的數(shù)據(jù)拼接并存儲(chǔ)在FPGA片上的雙端口雙時(shí)鐘RAM中，最后將FPGA的雙端口雙時(shí)鐘RAM掛載到ARM系統(tǒng)的總線上，實(shí)現(xiàn)了ARM和FPGA共享存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個(gè)雙端口雙時(shí)鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計(jì)方面，我們通過(guò)使FIFO的數(shù)據(jù)存儲(chǔ)時(shí)鐘降低為標(biāo)準(zhǔn)狀態(tài)下的1/n實(shí)現(xiàn)數(shù)據(jù)采集頻率降為標(biāo)準(zhǔn)狀態(tài)的1/n，從而實(shí)現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動(dòng)程序設(shè)計(jì)、LCD驅(qū)動(dòng)程序移植、自定義的FPGA模塊驅(qū)動(dòng)程序設(shè)計(jì)、LCD顯示程序設(shè)計(jì)、多線程的應(yīng)用程序設(shè)計(jì)。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對(duì)頻率在5MHz以下的信號(hào)波形的直接顯示；對(duì)5MHz至40MHz的信號(hào)，使用正弦插值算法進(jìn)行處理，顯示效果良好。同時(shí)這種硬件結(jié)構(gòu)可擴(kuò)展性強(qiáng)，可以在此基礎(chǔ)上實(shí)現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標(biāo)簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-07-04
上傳用戶：林魚2016
礦用隔爆饋電開關(guān)是煤礦井下配電系統(tǒng)的關(guān)鍵設(shè)備，作為配電開關(guān)，用于含有瓦斯或煤塵等爆炸危險(xiǎn)環(huán)境的礦井中，控制和保護(hù)低壓供電網(wǎng)絡(luò)。其性能好壞直接影響著煤礦井下的生產(chǎn)安全和生產(chǎn)效率，而目前國(guó)內(nèi)饋電開關(guān)普遍存在集成度低、可靠性差、智能監(jiān)控水平低等缺點(diǎn)。 本課題將嵌入式網(wǎng)絡(luò)控制系統(tǒng)應(yīng)用到饋電開關(guān)中，通過(guò)對(duì)礦山供電系統(tǒng)工作原理、真空饋電開關(guān)工作原理以及基于EasyARM2200(Philips LPC2210為處理器、ARM7為內(nèi)核)嵌入式網(wǎng)絡(luò)控制系統(tǒng)的研究，實(shí)現(xiàn)了總體網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)和智能饋電開關(guān)控制系統(tǒng)硬件電路的設(shè)計(jì)；通過(guò)對(duì)嵌入式實(shí)時(shí)操作系統(tǒng)的移植、嵌入式TCP/IP協(xié)議棧的實(shí)現(xiàn)和移植以及基于C/S模式下的套接字編程等的研究和分析，完成了監(jiān)控主機(jī)與嵌入式系統(tǒng)的通信軟件和保護(hù)控制算法的應(yīng)用程序的編寫，從而實(shí)現(xiàn)了礦井地面監(jiān)控主機(jī)與井下嵌入式系統(tǒng)饋電開關(guān)的快速通信，解決了地面監(jiān)控主機(jī)對(duì)井下饋電回路及電氣開關(guān)的遠(yuǎn)程智能監(jiān)控的難題，最終設(shè)計(jì)出一套集實(shí)時(shí)保護(hù)控制和遠(yuǎn)程監(jiān)控功能于一身的智能型饋電開關(guān)網(wǎng)絡(luò)控制系統(tǒng)。 實(shí)驗(yàn)結(jié)果表明：在嵌入式系統(tǒng)端的通信軟件和監(jiān)控主機(jī)端的通信軟件的驅(qū)動(dòng)下，實(shí)現(xiàn)了嵌入式系統(tǒng)與監(jiān)控主機(jī)的快速遠(yuǎn)程通信，通信速度快、可靠性高、可視化效果好，完全滿足了監(jiān)控系統(tǒng)的快速通信要求。 本課題的研究成果為工業(yè)控制領(lǐng)域提供了一個(gè)開放式、全分布、可互操作性的通信控制平臺(tái)，為提高煤礦井下設(shè)備的遠(yuǎn)程智能監(jiān)控水平和安全操控系數(shù)提供了新的解決方法，為地面監(jiān)控系統(tǒng)實(shí)現(xiàn)更大規(guī)模、更深層次地對(duì)井下電氣設(shè)備的集中控制、分散管理奠定了理論和實(shí)踐基礎(chǔ)。
標(biāo)簽： ARM 嵌入式網(wǎng)絡(luò) 中的應(yīng)用 控制系統(tǒng)
上傳時(shí)間： 2013-06-25
上傳用戶：wl9454
DFT(Discrete Fourier Transformation)是數(shù)字信號(hào)分析與處理如圖形、語(yǔ)音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長(zhǎng)度N的平方成正比.當(dāng)N較大時(shí),因計(jì)算量太大,直接用DFT算法進(jìn)行譜分析和喜好的實(shí)時(shí)處理是不切實(shí)際的.快速傅里葉變換(Fast Fourier Transformation,簡(jiǎn)稱FFT)使DFT運(yùn)算效率提高1~2個(gè)數(shù)量級(jí).本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模可編程邏輯器件實(shí)現(xiàn)FFT的算法.本設(shè)計(jì)主要采用先進(jìn)的基-4DIT算法研制一個(gè)具有實(shí)用價(jià)值的FFT實(shí)時(shí)硬件處理器.在FFT實(shí)時(shí)硬件處理器的設(shè)計(jì)實(shí)現(xiàn)過(guò)程中,利用遞歸結(jié)構(gòu)以及成組浮點(diǎn)制運(yùn)算方式,解決了蝶形計(jì)算、數(shù)據(jù)傳輸和存儲(chǔ)操作協(xié)調(diào)一致問(wèn)題.合理地解決了位增長(zhǎng)問(wèn)題.同時(shí),采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部?jī)?nèi)置在FPGA芯片內(nèi)部,使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實(shí)際合理地解決了資源和速度之間相互制約的問(wèn)題.本設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì),由于在設(shè)計(jì)中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計(jì)效率.
標(biāo)簽： FPGA FFT 數(shù)字處理器 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-20
上傳用戶：小碼農(nóng)lz
低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無(wú)線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國(guó)的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來(lái)4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè)，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過(guò)對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長(zhǎng)、可變碼率，一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡(jiǎn)；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長(zhǎng)成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu)，由原先RU算法的6級(jí)降低為4級(jí)；為了縮短編碼延時(shí)，設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì)：相比RU算法，新方案對(duì)可變碼長(zhǎng)、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過(guò)在實(shí)驗(yàn)板上實(shí)測(cè)表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對(duì)應(yīng)的編碼算法，也必將成為信道編碼理論未來(lái)的研究重點(diǎn)。
上傳時(shí)間： 2013-07-26
上傳用戶：qoovoop
GPS（全球定位系統(tǒng)）是美國(guó)建立的高精度衛(wèi)星定位導(dǎo)航系統(tǒng)，高動(dòng)態(tài)GPS接收機(jī)可應(yīng)用于衛(wèi)星、飛機(jī)、高速列車等許多場(chǎng)合。高動(dòng)態(tài)給GPS信號(hào)帶來(lái)很大的多普勒頻移和多普勒頻移變化率，普通民用接收機(jī)無(wú)法正常工作。適用于高動(dòng)態(tài)條件的接收機(jī)可以有效消除多普勒頻移及其變化率對(duì)信號(hào)接收的影響，提高導(dǎo)航定位精度。 本文在深入研究GPS的系統(tǒng)組成、工作原理以及信號(hào)格式的基礎(chǔ)上，重點(diǎn)研究高動(dòng)態(tài)條件下C/A碼和載波的捕獲與跟蹤方案。論文的主要工作如下： 1．深入研究擴(kuò)頻信號(hào)的各種捕獲算法，提出了一種適用于高動(dòng)態(tài)的基于FFT的C/A碼快速捕獲算法； 2．研究擴(kuò)頻碼跟蹤和載波跟蹤技術(shù)，設(shè)計(jì)了載波輔助的碼跟蹤環(huán)路——數(shù)字延遲鎖定環(huán)（DLL）及一種叉積自動(dòng)頻率跟蹤環(huán)（CPAFC）與科斯塔斯（Costas）環(huán)相結(jié)合的載波跟蹤方案，并在MATLAB環(huán)境下建立系統(tǒng)模型，對(duì)環(huán)路參數(shù)進(jìn)行了詳細(xì)的設(shè)計(jì)； 3．初步完成了GPS接收機(jī)基帶處理模塊核心單元的FPGA設(shè)計(jì)和功能仿真。
標(biāo)簽： GPS 動(dòng)態(tài) 接收機(jī) 接收
上傳時(shí)間： 2013-07-10
上傳用戶：suxuan110425
在航空航天，遙感測(cè)量，安全防衛(wèi)以及家用影視娛樂(lè)等領(lǐng)域，要求能及時(shí)保存高清晰度的視頻信號(hào)供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路，提出了可行的系統(tǒng)設(shè)計(jì)方案。基于H.264的高清視頻編碼系統(tǒng)對(duì)處理器的要求非常高，一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入，實(shí)時(shí)編碼和碼流存儲(chǔ)輸出等功能于一體，能夠編碼1080p的高清視頻并存儲(chǔ)在硬盤中。系統(tǒng)開發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次，詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn)，使用的方法和程序設(shè)計(jì)。使用VHDL語(yǔ)言編程實(shí)現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲(chǔ)單元實(shí)現(xiàn)128K的命令存儲(chǔ)ROM，并對(duì)設(shè)計(jì)元件模塊化，方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能，實(shí)現(xiàn)高速的數(shù)據(jù)存儲(chǔ)功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對(duì)設(shè)計(jì)思路，調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式，分析設(shè)計(jì)過(guò)程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后，論文對(duì)系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案，并對(duì)與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。
標(biāo)簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-26
上傳用戶：shanml
基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)設(shè)計(jì):介紹一種基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)解決方案，該系統(tǒng)具有可編程設(shè)置、波形頻率和峰峰值等功能，從而解決DDS輸出波形峰峰值不能直接
上傳時(shí)間： 2013-04-24
上傳用戶：ecooo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
