電火花線切割加工是一種高精度和高柔性的加工方法，在模具制造、成形刀具加工、難加工材料和精密復雜零件的加工等方面得到了廣泛的應用。數(shù)控系統(tǒng)是數(shù)控機床的核心，開發(fā)出低成本、高效率的開放式電火花線切割加工數(shù)控系統(tǒng)具有十分重要的現(xiàn)實意義。 本文首先提出了基于ARM及嵌入式Linux的往復走絲電火花線切割數(shù)控系統(tǒng)的開發(fā)方案。采用ARM微處理器+AVR單片機接口電路作為電火花線切割數(shù)控系統(tǒng)的硬件平臺。 通過構(gòu)建2.6內(nèi)核版本的嵌入式Linux系統(tǒng)，并將嵌入式GUI解決方案QtopiaCore4移植到該系統(tǒng)，建立了交叉編譯環(huán)境，在此基礎上成功地開發(fā)了高速走絲電火花線切割加工數(shù)控系統(tǒng)軟件原型，并設計了單片機接口電路，使用C語言編寫了相應的控制程序，實現(xiàn)了數(shù)控軸驅(qū)動步進電機的控制。 最后，本文建立了數(shù)控系統(tǒng)的調(diào)試環(huán)境，并對開發(fā)的數(shù)控系統(tǒng)軟件進行了聯(lián)機調(diào)試、系統(tǒng)軟件測試和實例加工。測試和實例加工結(jié)果表明，基于ARM和嵌入式Linux的電火花線切割加工數(shù)控系統(tǒng)技術(shù)途徑的可行性，并實現(xiàn)了預期的數(shù)控功能。
上傳時間： 2013-04-24
上傳用戶：wsh1985810
隨著微電子技術(shù)和計算機技術(shù)的迅猛發(fā)展，尤其是現(xiàn)場可編程器件的出現(xiàn)，為滿足實時處理系統(tǒng)的要求，誕生了一種新穎靈活的技術(shù)——可重構(gòu)技術(shù)。它采用實時電路重構(gòu)技術(shù)，在運行時根據(jù)需要，動態(tài)改變系統(tǒng)的電路結(jié)構(gòu)，從而使系統(tǒng)既有硬件優(yōu)化所能達到的高速度和高效率，又能像軟件那樣靈活可變，易于升級，從而形成可重構(gòu)系統(tǒng)。可重構(gòu)系統(tǒng)的關鍵在于電路結(jié)構(gòu)可以動態(tài)改變，這就需要有合適的可編程邏輯器件作為系統(tǒng)的核心部件來實現(xiàn)這一功能。 論文利用可重構(gòu)技術(shù)和“FD-ARM7TDMLCSOC”實驗板的可編程資源實現(xiàn)了一個8位微程序控制的“實驗CPU”，將“實驗CPU”與實驗板上的ARMCPU構(gòu)成雙內(nèi)核CPU系統(tǒng)，并對雙內(nèi)核CPU系統(tǒng)的工作方式和體系結(jié)構(gòu)進行了初步研究。 首先，文章研究了8位微程序控制CPU的開發(fā)實現(xiàn)。通過設計實驗CPU的系統(tǒng)邏輯圖，來確定該CPU的指令系統(tǒng)，并給出指令的執(zhí)行流程以及指令編碼?！皩嶒濩PU”采用的是微程序控制器的方式來進行控制，因此進行了微程序控制器的設計，即微指令編碼的設計和微程序編碼的設計。為利用可編程資源實現(xiàn)該“實驗CPU”，需對“實驗CPU”進行VHDL描述。 其次，文章進行了“實驗CPU”綜合下載與開發(fā)。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開發(fā)工具。將“實驗CPU”的VHDL描述進行綜合以及下載，與實驗箱上的ARMCPU構(gòu)成雙內(nèi)核CPU，實現(xiàn)了基于可重構(gòu)技術(shù)的雙內(nèi)核CPU的系統(tǒng)。根據(jù)實驗板的具體環(huán)境，文章對雙內(nèi)核CPU系統(tǒng)存在的關鍵問題，如“實驗CPU”的內(nèi)存讀寫問題、微程序控制器的實現(xiàn)，以及“實驗CPU'’框架等進行了改進，并通過在開發(fā)工具中添加控制模塊和驅(qū)動程序來實現(xiàn)系統(tǒng)工作方式的控制。 最后，文章對雙核CPU系統(tǒng)進行了功能分析。經(jīng)分析，該系統(tǒng)中兩個CPU內(nèi)核均可正常運行指令、執(zhí)行任務。利用實驗板上的ARMCPU監(jiān)視用“實驗CPU”的工作情況，如模擬“實驗CPU”的內(nèi)存，實現(xiàn)機器碼運行，通過串行口發(fā)送的指令來完成單步運行、連續(xù)運行、停止、“實驗CPU"指令文件傳送、“實驗CPU"內(nèi)存修改、內(nèi)存察看等工作，所有結(jié)果可顯示在超級終端上。該系統(tǒng)通過利用ARMCPU來監(jiān)控可重構(gòu)CPU，研究雙核CPU之間的通信，嘗試新的體系結(jié)構(gòu)。
上傳時間： 2013-04-24
上傳用戶：royzhangsz
隨著信息技術(shù)和計算機技術(shù)的飛速發(fā)展，數(shù)字信號處理已經(jīng)逐漸發(fā)展成一門關鍵的技術(shù)科學。圖像處理作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航空航天、遙感遙測、生物醫(yī)學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現(xiàn)技術(shù)對相關領域的發(fā)展具有深遠意義。另外，現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結(jié)合，大大變革了電子系統(tǒng)的設計方法，加速了系統(tǒng)的設計進程，為圖像壓縮系統(tǒng)的實現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內(nèi)容： (1)結(jié)合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現(xiàn)了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測試平臺，對實現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
標簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：stampede
隨著我國國民經(jīng)濟的快速增長和對內(nèi)對外貿(mào)易量的不斷增大，海上交通運輸更加繁盛。雷達信號處理技術(shù)是航海雷達探測海上目標的關鍵技術(shù)，它對安全和高效率的海上運輸起到至關重要的作用。雷達信號預處理系統(tǒng)主要負責對雷達...
上傳時間： 2013-04-24
上傳用戶：遠遠ssad
基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號轉(zhuǎn)換為高精度的模擬信號(大于等于16位)。采用這一架構(gòu)進行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點，例如極低的失配噪聲和更高的可靠性，便于實現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無法達到的精度和動態(tài)范圍。在高精度測量，音頻轉(zhuǎn)換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實現(xiàn)了一個具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現(xiàn)方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設計與實現(xiàn)存在較大的難度。本文綜合大量文獻中的經(jīng)驗原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設計流程；并據(jù)此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實現(xiàn)結(jié)構(gòu)。分析表明，與其他常見的∑-△調(diào)制器實現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡單、運算單元少等優(yōu)點；此外在同樣信號采樣率下，調(diào)制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯(lián)組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現(xiàn)對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實現(xiàn)和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特數(shù)據(jù)轉(zhuǎn)換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
·內(nèi)容簡介:目前，開關電源已經(jīng)成為各種電子設備必不可少的組成部分，并以其低損耗、高效率、高集成度、高性能比等顯著特點成為具有良好發(fā)展前景不的一項新產(chǎn)品。本書全面深入地闡述了單片開關電源的電新應用技術(shù)、詳細介紹了國外單片機開關電源集成電路最新主流以產(chǎn)品的原理、應用及電路設計，還專題介紹了計算機輔助設計及外圍元器件的選擇。 本書題材新穎、內(nèi)容豐富、深入淺出，具有很高近況用價值。
上傳時間： 2013-04-24
上傳用戶：牧羊人8920
· 摘要： 提出并設計了一種新型音頻功率放大器.該系統(tǒng)通過高速采樣,多采樣率的插值運算,半帶低通濾波以及∑-△調(diào)制,將音頻PCM信號轉(zhuǎn)換成二進制序列,經(jīng)過高速開關管還原出具有原始功率譜的功率信號.該功率放大器具有D類數(shù)字功放高效率特點的同時,能夠保證高保真的還原性,并且具有進一步提升信噪比的空間.
上傳時間： 2013-05-28
上傳用戶：assss
iso u-p-o 系列直流電壓信號隔離放大器是一種將電壓信號轉(zhuǎn)換成按比例輸出的隔離電流或電壓信號的混合集成電路。該ic內(nèi)部含有一組高隔離的dc/dc電源和電壓信號高效率耦合隔離變換電路等，可以將直流電壓小信號進行隔離放大（u/u）輸出或直接轉(zhuǎn)換為直流電流（u /i）信號輸出。較大的輸入阻抗（≥1 mω）,較強的帶負載能力（電流輸出＞650ω,電壓輸出≥2kω）能實現(xiàn)小信號遠程無失真的傳輸。 ic內(nèi)部可采用陶瓷基板、印刷電阻全smt的可靠工藝制作及使用新技術(shù)隔離措施，使器件能滿足信號輸入/輸出/輔助電源之間3kv三隔離和工業(yè)級寬溫度、潮濕震動等現(xiàn)場環(huán)境要求。外接滿度校正和零點校正的多圈電位器可實現(xiàn) 0-5v/0-10v/1-5v4-20ma/0-20ma等信號之間的隔離和轉(zhuǎn)換。（精度線性高，隔離電壓3000vdc）
上傳時間： 2014-12-23
上傳用戶：392210346
Abstract: Class D amplifiers are typically very efficient, making them ideal candidates for portable applications that require longbattery life and low thermal dissipation. However, electromagnetic interference (EMI) is an issue that commonly accompanies theClass D switching topology. Active-emissions limiting reduces radiated emissions and enables "filterless" operation, allowingdesigners to create small, efficient portable applications with low EMI.
標簽： EMI D類放大器 保持 便攜式產(chǎn)品
上傳時間： 2013-11-23
上傳用戶：哈哈hah
計數(shù)器是一種重要的時序邏輯電路，廣泛應用于各類數(shù)字系統(tǒng)中。介紹以集成計數(shù)器74LS161和74LS160為基礎，用歸零法設計N進制計數(shù)器的原理與步驟。用此方法設計了3種36進制計數(shù)器，并用Multisim10軟件進行仿真。計算機仿真結(jié)果表明設計的計數(shù)器實現(xiàn)了36進制計數(shù)的功能?；诩捎嫈?shù)器的N進制計數(shù)器設計方法簡單、可行，運用Multisim 10進行電子電路設計和仿真具有省時、低成本、高效率的優(yōu)越性。
標簽： 歸零法 N進制計數(shù)器原
上傳時間： 2013-10-11
上傳用戶：gtzj
