隨著數(shù)字電子技術的發(fā)展，數(shù)字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢。論文采用了在FPGA中實現(xiàn)FFT算法的方案。 數(shù)字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上，根據(jù)實時處理的要求，給出了數(shù)字信號處理板的硬件設計方案并對硬件電路的實現(xiàn)進行了分析和說明。 依據(jù)數(shù)字系統(tǒng)的設計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現(xiàn)了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現(xiàn)了設備的枚舉過程。
上傳時間： 2013-08-01
上傳用戶：Aidane
信號發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調參數(shù)的數(shù)字量信號發(fā)生器，對于促進我國航空、航天、國防以及工業(yè)自動化等領域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機碼的設計與實現(xiàn)為中心，對擴頻通信的基本理論、信號源的結構、載波調制等問題進行了深入的分析和研究，并給出了模塊的硬件實現(xiàn)方案。 現(xiàn)場可編程門陣列(FPGA)設計靈活、速度快，在數(shù)字專用集成電路的設計中得到了廣泛的應用。論文介紹了FPGA技術的發(fā)展和應用，包括VHDL語言的基本語法結構和FPGA器件的開發(fā)設計流程等等。詳細地分析了各類頻率合成器的基礎上提出采用直接數(shù)字式頻率合成原理(DDS)實現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統(tǒng)的擴頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴頻碼。分別給出并分析了相應的FPGA硬件實現(xiàn)電路。 對于載波調制這一關鍵技術，提出了采用二進制相移鍵控相位選擇法并相應作了硬件實現(xiàn)。最后給出具體設計實現(xiàn)了的信號發(fā)生器的輸出波形。經實驗室測試，設計的信號發(fā)生器滿足要求，且結構簡單、工作可靠、重量輕、體積小，具有良好的應用前景。
上傳時間： 2013-04-24
上傳用戶：qweqweqwe
隨著技術的飛速發(fā)展，電力電子裝置如變頻設備、變流設備等容量日益擴大，數(shù)量日益增多。由于非線性器件的廣泛使用，使得電網中的諧波污染日益嚴重，給電力系統(tǒng)和各類用電設備帶來危害，輕則增加能耗，縮短設備使用壽命，重則造成用電事故，影響安全生產，電力諧波已經成為電力系統(tǒng)的公害。除了傳統(tǒng)的濾波方法，例如，無源濾波、改變系統(tǒng)的拓補結構來抑制諧波外，人們已廣泛應用有源濾波器(APF)來消除注入電網的諧波，而實現(xiàn)有源濾波策略的前提就是能夠實時、精確地檢測出諧波電流。諧波檢測是諧波研究中的一個重要的分支，是解決其他相關諧波問題的基礎，因此進行諧波檢測的研究具有重要的理論意義和實用價值。設計一種精度高、實時性好且適用范圍寬的諧波電流檢測方法是國內外眾多學者致力研究的目標。 本文主要從諧波檢測理論和實現(xiàn)方法上探討了高精度、高實時性諧波檢測數(shù)字系統(tǒng)的相關問題。論文中闡述了電力系統(tǒng)諧波的相關概念和產生原理，并分析了電力諧波的特點，對國內外各種諧波檢測方法進行了分析和研究。在檢測理論上，本文采用FFT理論來計算諧波含量，研究了Radix-2 FFT在諧波檢測中的應用，綜述了可編程元器件的發(fā)展過程、工藝發(fā)展及目前的應用情況，并介紹了一種主流硬件描述語言VHDL。最后以FPGA芯片XC2S200為硬件平臺，以ISE6.0為軟件平臺，利用VHDL語言描述的方式實現(xiàn)了512點16Bit的快速傅立葉變換系統(tǒng)，并進行了仿真、綜合等工作。仿真結果表明其計算結果達到了一定的精度，運行速度可以滿足一般實時信號處理的要求。
標簽： FPGA 電力系統(tǒng) 檢測方法 諧波
上傳時間： 2013-06-02
上傳用戶：moshushi0009
本文以直接頻率合成和偽隨機碼的設計與實現(xiàn)為中心，對擴頻通信的基本理論、信號源的總體結構、載波調制、濾波器設計等問題進行了深入的分析和研究，并給出了模塊的硬件實現(xiàn)方案。 首先介紹了FPGA技術的發(fā)展和應用，包括VHDL語言的基本語法結構和FPGA器件的開發(fā)設計流程等等。詳細地分析了各類頻率合成器的基礎上提出采用直接數(shù)字式頻率合成器(DDS)實現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統(tǒng)的擴頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴頻碼。分別給出并分析了相應的FPGA硬件實現(xiàn)電路。 對于載波調制這一關鍵技術，提出了采用二進制相移鍵控相位選擇法并相應作了硬件實現(xiàn)。分析與研究了射頻寬帶濾波器應具有的傳輸特性，通過分析巴特沃思濾波器、切比雪夫濾波器、橢圓濾波器和貝塞爾濾波器這幾種濾波器的頻譜特性，設計了發(fā)生器射頻寬帶濾波器。最后給出具體設計實現(xiàn)了的信號發(fā)生器的輸出波形。
上傳時間： 2013-04-24
上傳用戶：greethzhang
LTC2400是凌特公司生產的一種微功耗、高精度24位A/D轉換器,該芯片內部集成有振蕩器,工作電壓 2.7-5.5V,積分線性誤差為4ppm,RMS噪聲為0.3ppm,供電電流僅為200A,
上傳時間： 2013-07-07
上傳用戶：dgann
GPS全球定位系統(tǒng)是美國國防部為軍事目的而建立的衛(wèi)星導航系統(tǒng)，其主要目的是解決海上、陸地和空中運載工具的導航定位問題。GPS作為新一代衛(wèi)星導航系統(tǒng)，不僅具有全球、全天候、連續(xù)、高精度導航與定位能力，而且具有優(yōu)良的抗干擾性和保密性。因此，發(fā)展全球定位系統(tǒng)是當今導航技術現(xiàn)代化的一個重要標志。在GPS接收機中，為了得到導航電文并對其進行解算，要完成復雜的信號處理過程。其中，怎樣捕獲到衛(wèi)星信號，并對C/A碼進行跟蹤是研制GPS接收機的重要問題之一。本文在對GPS信號的結構進行深入的分析后，結合FPGA的特點，對算法進行設計及優(yōu)化后，給出了相應的仿真。內容主要包括以下幾個方面： 1.對GPS信號結構的產生原理進行了深入地分析，并對GPS信號的調制機理進行詳細地闡述。 2.在GPS信號的捕獲方面，采用了基于FFT頻域的快速捕獲的方法，即將接收到的GPS信號先利用快速傅立葉變換(FFT)變換到頻域，在頻域完成相應的運算后，再利用傅立葉反變換(IFFT)變換到時域。從而大大減少了計算量，加快了信號捕獲的速度，提高了捕獲性能。 3.在C/A碼跟蹤部分，本文采用了非相干延遲鎖定環(huán)對C/A碼進行跟蹤。來自載波跟蹤環(huán)路的本地載波將輸入的信號變成基帶信號，然后分別和本地碼的三個不同相位序列進行相乘，將相乘結果進行累加，經過處理將得到碼相位和當前的載波頻率送到載波跟蹤環(huán)路。 4.載波跟蹤環(huán)，本文采用的是科斯塔斯環(huán)。載波跟蹤環(huán)和碼跟蹤環(huán)在結構上相似，故本文只對關鍵的載波NCO進行了仿真。 本文的創(chuàng)新點主要是使用FPGA對整個GPS信號的捕獲及C/A碼的跟蹤進行設計。此外，根據(jù)FPGA的特點，在不改變外部硬件設計的前提下，改變相應的IP核或相關的VHDL程序就可對系統(tǒng)進行各種優(yōu)化設計，以適應不同類型的GPS接收機的不同功能。
上傳時間： 2013-06-27
上傳用戶：哇哇哇哇哇
在工業(yè)領域中，經常需要在產品表面留下永久性的標識，通常作為便于今后追蹤的商標、流水號、日期等等。特別在機械行業(yè)對零部件的管理，在市場上需要對其進行識別和質量跟蹤。機械行業(yè)在零部件上的標記打印在追求美觀的同時，要求有一定的打印速度和打印深度。標記打印能夠為企業(yè)提供產品的可追溯性，更好的貫徹IS09000標準。 由于傳統(tǒng)的標記打印在打印效率、美觀以及防偽等方面存在問題，不適應現(xiàn)代化大生產要求，而激光打印技術雖然較好的克服了傳統(tǒng)工藝的許多缺點，但激光器在惡劣的生成現(xiàn)場缺乏長期穩(wěn)定性的工作特點的制約，不能完全滿足生產實際的需要。為了彌補上述不足，適應大批量生產發(fā)展需要，氣動標記打印技術成為一種較好的選擇。 本課題在分析了現(xiàn)在市場上存在氣動標記刻印系統(tǒng)的優(yōu)缺點后，針對現(xiàn)有的標記打印機打印速度相對較慢，打印精度相對較低以及控制軟件不靈活的缺點，設計了一套新的控制方案，使用FPGA作為核心控制器，配合PC機標記打印軟件工作，代替以往PC或單片機的控制。該方案充分利用了FPGA可以高速并行工作的特點，能夠高精度平穩(wěn)的輸出控制脈沖，使打印過程平穩(wěn)進行。 本文描述了從總體方案設計到一些關鍵模塊的設計思路和設計細節(jié)。根據(jù)設計要求，總體方案中提出了整個控制系統(tǒng)的劃分和關鍵設計指標上的考慮。在硬件設計方面完成硬件電路設計，包括接口電路設計和抗干擾設計；在設計FPGA控制器時，采用了優(yōu)化后的比較積分直線插補算法使得輸出的插補脈沖均勻穩(wěn)定；采用梯形速率控制算法，克服了速度突變情況時的失步或過沖現(xiàn)象；在軟件方面，新開發(fā)了一套PC工業(yè)標記系統(tǒng)軟件，采用了多線程技術和TTF矢量字庫等技術。 整套標記打印系統(tǒng)經過較長時間的運行調試，表現(xiàn)穩(wěn)定，現(xiàn)已經試用性投放市場．從生產廠家重慶恒偉精密機械有限公司和客戶的反饋信息來看，系統(tǒng)工作穩(wěn)定，打印速度達到設計指標，能夠在256細分下驅動電機平穩(wěn)快速運動，打印精度高，達到市場領先水平，并且得到客戶充分的肯定。
標簽： 工業(yè) 標記 控制系統(tǒng)
上傳時間： 2013-06-21
上傳用戶：rishian
在工業(yè)控制領域，多種現(xiàn)場總線標準共存的局面從客觀上促進了工業(yè)以太網技術的迅速發(fā)展，國際上已經出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網協(xié)議。將傳統(tǒng)的商用以太網應用于工業(yè)控制系統(tǒng)的現(xiàn)場設備層的最大障礙是以太網的非實時性，而實現(xiàn)現(xiàn)場設備間的高精度時鐘同步是保證以太網高實時性的前提和基礎。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網絡通訊、局部計算和分布式對象等多項技術，適用于所有通過支持多播的局域網進行通訊的分布式系統(tǒng)，特別適合于以太網，但不局限于以太網。PTP協(xié)議能夠使異質系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網絡和局部計算資源，在最好情況下能達到系統(tǒng)級的亞微級的同步精度。 基于PC機軟件的時鐘同步方法，如NTP協(xié)議，由于其實現(xiàn)機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅動層，其同步精度能夠達到微秒級。現(xiàn)場設備間微秒級的同步精度雖然已經能滿足大多數(shù)工業(yè)控制系統(tǒng)對設備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時鐘同步方法受限于操作系統(tǒng)中斷響應延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。 本文設計并實現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網絡，以嵌入式軟件形式實現(xiàn)TCP/IP通訊，以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準確捕獲報文時間戳和動態(tài)補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網上能夠達到亞微秒級的同步精度。
上傳時間： 2013-07-28
上傳用戶：heart520beat
隨著信號處理技術的進步和電子技術的發(fā)展，雷達信號偵察接收機逐漸從模擬體制向數(shù)字體制轉變。軟件無線電概念的提出，促使雷達偵察接收機朝大帶寬、全截獲方向發(fā)展，現(xiàn)有的串行信號處理體制已經很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn)，為實現(xiàn)寬帶雷達信號偵察數(shù)字接收機提供了硬件支持。 本文結合FPGA芯片特點，在前人研究基礎上，從算法和硬件實現(xiàn)兩方面，對雷達信號偵察數(shù)字接收機若干關鍵技術進行了研究和創(chuàng)新，主要研究內容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設計聯(lián)合仿真技術。這種聯(lián)合仿真技術，大大提高了基于FPGA的雷達信號偵察數(shù)字接收機的設計效率。 2)給出了一種基于FFT/IFFT的寬帶數(shù)字正交變換算法，并將該算法在FPGA中進行了硬件實現(xiàn)，設計可對600MHz帶寬內的輸入信號進行實時正交變換。 3)提出了一種全并行結構FFT的FPGA實現(xiàn)方案，并將其在FPGA芯片中進行了硬件實現(xiàn)，設計能夠在一個時鐘周期內完成32點并行FFT運算，滿足了數(shù)字信道化接收機對數(shù)據(jù)處理速度的要求。 4)提出了一種自相關信號檢測FPGA實現(xiàn)方案，通過改變FIFO長度改變自相關運算點數(shù)，實現(xiàn)了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結果的可靠性。 5)在單通道自相關信號檢測算法基礎上，提出采用三路并行檢測，每路采用不同的相關點數(shù)和檢測門限，再綜合考慮三路檢測結果，得到最終檢測結果。給出了算法FPGA實現(xiàn)過程，并對設計進行了聯(lián)合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進行了實現(xiàn)。通過利用FFT運算后的實/虛部最大值進行插值，降低了硬件資源消耗、縮短了運算延遲。 7)結合4)、5)、6)中的研究成果，完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內實現(xiàn)了一個精簡的雷達信號偵察數(shù)字接收機，并在微波暗室中進行了測試。
標簽： FPGA 雷達信號 數(shù)字接收機
上傳時間： 2013-06-13
上傳用戶：Divine
提供高精度，高穩(wěn)定的直流電流信號源（0－20mA或4－20mA或0-10V）
上傳時間： 2013-06-26
上傳用戶：yaohe123
