區截裝置測速法是現代靶場中彈丸測速的普遍方法,測時儀作為區截裝置測速系統的主要組成部分,其性能直接影響彈丸測速的可靠性和精度。本文根據測時儀的發展現狀,按照設計要求,設計了一種基于單片機和FPGA的高精度智能測時儀,系統工作穩定、操作方便、測時精度可達25ns。 本文詳細給出了系統的設計方案。該方案提出了一種在后端用單片機處理干擾信號的新方法,簡化了系統硬件電路的設計,提高了測時精度;提出了一種基于系統基準時間的測時方案,相對于傳統的測時方法,該方案為分析試驗過程提供了有效數據,進一步提高了系統工作的可靠性;給出了一種輸入信息處理的有效方法,保證了系統工作的穩定性。 本文設計了系統FPGA邏輯電路,包括輸入信號的整形濾波、輸入信號的捕捉、時基模塊、異步時鐘域間數據傳遞、與單片機通信、單片機I/O總線擴展等;實現了系統單片機程序,包括單片機和。FPGA的數據交換、干擾信號排除和彈丸測速測頻算法的實現、LCD液晶菜單的設計和打印機的控制、FLASH的讀寫、上電后對FPGA的配置、與上位機的通信等;分析了系統的誤差因素,給出了系統的誤差和相對誤差的計算公式;通過實驗室模擬測試以及靶場現場測試,結果表明系統工作可靠、精度滿足設計要求、人機界面友好。
標簽:
高精度
儀的設計
上傳時間:
2013-07-25
上傳用戶:pwcsoft