<pre id="woao6"></pre> <input id="woao6"></input>
運(yùn)算放大器作為模擬集成電路設(shè)計(jì)的基礎(chǔ)，同時(shí)作為DAC校準(zhǔn)電路的一部分，本次設(shè)計(jì)一個(gè)高增益全差分跨導(dǎo)型運(yùn)算放大器。
標(biāo)簽： 增益 運(yùn)算 放大器設(shè)計(jì)
上傳時(shí)間： 2013-10-31
上傳用戶：dvfeng
基于0．25gm PHEMT工藝，給出了兩個(gè)高增益K 波段低噪聲放大器．放大器設(shè)計(jì)中采用了三級(jí)級(jí)聯(lián)增加?xùn)艑挼碾娐方Y(jié)構(gòu)，通過前級(jí)源極反饋電感的恰當(dāng)選取獲得較高的增益和較低的噪聲；采用直流偏置上加阻容網(wǎng)絡(luò)，用來消除低頻增益和振蕩；三級(jí)電路通過電阻共用一組正負(fù)電源，使用方便，且電路性能較好，輸入輸出駐波比小于2．0；功率增益達(dá)24dB；噪聲系數(shù)小于3．5dB．兩個(gè)放大器都有較高的動(dòng)態(tài)范圍和較小的面積，放大器ldB壓縮點(diǎn)輸出功率大于15dBm；芯片尺寸為1mm×2mm×0．1mm．該放大器可以應(yīng)用在24GHz汽車?yán)走_(dá)前端和26．5GHz本地多點(diǎn)通信系統(tǒng)中．
上傳時(shí)間： 2014-12-23
上傳用戶：masochism
本文針對(duì)傳統(tǒng)儀用放大電路的特點(diǎn)，介紹了一種高共模抑制比儀用放大電路，引入共模負(fù)反饋，大大提高了通用儀表放大器的共模抑制能力。
上傳時(shí)間： 2013-11-10
上傳用戶：lingfei
本次在線座談主要介紹TI的高精度Delta-Sigma A/D轉(zhuǎn)換器的原理及其應(yīng)用，Delta-Sigma A/D轉(zhuǎn)換器在稱重儀器中，大量采用比例測(cè)量方法。
標(biāo)簽： Delta-Sigma 高精度 轉(zhuǎn)換器
上傳時(shí)間： 2013-10-17
上傳用戶：zhqzal1014
利用MOS場(chǎng)效應(yīng)管(MOSFET)，采取AB類推挽式功率放大方式，采用傳輸線變壓器寬帶匹配技術(shù)，設(shè)計(jì)出一種寬頻帶高功率射頻脈沖功率放大器模塊，其輸出脈沖功率達(dá)1200W，工作頻段0.6M~10MHz。調(diào)試及實(shí)用結(jié)果表明，該放大器工作穩(wěn)定，性能可靠
上傳時(shí)間： 2013-11-17
上傳用戶：waitingfy
摘要本設(shè)計(jì)以VCA822、MSP430F2012、DAC7611芯片為核心，加以其它輔助電路實(shí)現(xiàn)對(duì)寬帶電壓放大器的電壓放大倍數(shù)、輸出電壓進(jìn)行精確控制。放大器的電壓放大倍數(shù)從0.2倍到20倍以0.1倍為步進(jìn)設(shè)定，輸出電壓從6mv到600mv以1mv為步進(jìn)設(shè)定，控制誤差不大于5%，放大器的帶寬大于15MHz。鍵盤和顯示電路實(shí)現(xiàn)人機(jī)交互，完成對(duì)電壓放大倍數(shù)和輸出電壓的設(shè)定和顯示。關(guān)鍵詞：程控放大器；高精度；控制電壓；電壓變換；D/A；A/D。
上傳時(shí)間： 2013-11-16
上傳用戶：iswlkje
摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問 題。 1) 時(shí)鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時(shí)來達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開頭有一個(gè)用于同步檢測(cè)的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來很多的困擾。 我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測(cè)出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過采樣 點(diǎn)依次相差90°相位。通過存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間： 2013-12-17
上傳用戶：xg262122
印刷電路板（PCB）設(shè)計(jì)解決方案市場(chǎng)和技術(shù)領(lǐng)軍企業(yè)Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（電源完整性）產(chǎn)品，滿足業(yè)內(nèi)高端設(shè)計(jì)者對(duì)于高性能電子產(chǎn)品的需求。HyperLynx PI產(chǎn)品不僅提供簡單易學(xué)、操作便捷，又精確的分析，讓團(tuán)隊(duì)成員能夠設(shè)計(jì)可行的電源供應(yīng)系統(tǒng)；同時(shí)縮短設(shè)計(jì)周期，減少原型生成、重復(fù)制造，也相應(yīng)降低產(chǎn)品成本。隨著當(dāng)今各種高性能/高密度/高腳數(shù)集成電路的出現(xiàn)，傳輸系統(tǒng)的設(shè)計(jì)越來越需要工程師與布局設(shè)計(jì)人員的緊密合作，以確保能夠透過眾多PCB電源與接地結(jié)構(gòu)，為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號(hào)完整性（SI）分析和確認(rèn)產(chǎn)品組件，Mentor Graphics目前為用戶提供的高性能電子產(chǎn)品設(shè)計(jì)堪稱業(yè)內(nèi)最全面最具實(shí)用性的解決方案。“我們擁有非常高端的用戶，受到高性能集成電路多重電壓等級(jí)和電源要求的驅(qū)使，需要在一個(gè)單一的PCB中設(shè)計(jì)30余套電力供應(yīng)結(jié)構(gòu)。”Mentor Graphics副總裁兼系統(tǒng)設(shè)計(jì)事業(yè)部總經(jīng)理Henry Potts表示。“上述結(jié)構(gòu)的設(shè)計(jì)需要快速而準(zhǔn) 確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息，電源與接地層結(jié)構(gòu)和解藕電容數(shù)(de-coupling capacitor number)以及位置都可以決定，得以避免過于保守的設(shè)計(jì)和高昂的產(chǎn)品成本。”
上傳時(shí)間： 2013-11-18
上傳用戶：362279997
Arduino 是一塊基于開放原始代碼的Simple i/o 平臺(tái)，并且具有使用類似java,C 語言的開發(fā)環(huán)境。讓您可以快速 使用Arduino 語言與Flash 或Processing…等軟件，作出互動(dòng)作品。Arduino 可以使用開發(fā)完成的電子元件例如Switch 或Sensors 或其他控制器、ＬＥＤ、步進(jìn)電機(jī)或其他輸出裝置。Arduino 也可以獨(dú)立運(yùn)作成為一個(gè)可以跟軟件溝通的平臺(tái)，例如說：flash processing Max/MSP VVVV 或其他互動(dòng)軟件… Arduino 開發(fā)ＩＤＥ界面基于開放原始碼原則，可以讓您免費(fèi)下載使用開發(fā)出更多令人驚奇的互動(dòng)作品。 什么是Roboduino? DFRduino 與Arduino 完全兼容，只是在原來的基礎(chǔ)上作了些改進(jìn)。Arduino 的IO 使用的孔座，做互動(dòng)作品需要面包板和針線搭配才能進(jìn)行，而DFRduino 的IO 使用針座，使用我們的杜邦線就可以直接把各種傳感器連接到DFRduino 上。 特色描述 1． 開放原始碼的電路圖設(shè)計(jì)，程式開發(fā)界面免費(fèi)下載，也可依需求自己修改!! 2． DFRduino 可使用ISP 下載線，自我將新的IC 程序燒入「bootloader」； 3． 可依據(jù)官方電路圖，簡化DFRduino 模組，完成獨(dú)立云作的微處理控制器； 4． 可簡單地與傳感器、各式各樣的電子元件連接(如：紅外線,超聲波,熱敏電阻,光敏電阻,伺服電機(jī)等)； 5． 支援多樣的互動(dòng)程式 如: Flash,Max/Msp,VVVV,PD,C,Processing 等； 6． 使用低價(jià)格的微處理控制器(ATMEGA168V-10PI)； 7． USB 接口，不需外接電源，另外有提供9VDC 輸入接口； 8． 應(yīng)用方面，利用DFRduino，突破以往只能使用滑鼠，鍵盤，CCD 等輸入的裝置的互動(dòng)內(nèi)容，可以更簡單地達(dá)成單人或多人游戲互動(dòng)。 性能描述 1． Digital I/O 數(shù)字輸入/輸出端共 0~13。 2． Analog I/O 模擬輸入/輸出端共 0~5。 3． 支持USB 接口協(xié)議及供電(不需外接電源)。 4． 支持ISP 下載功能。 5． 支持單片機(jī)TX/RX 端子。 6． 支持USB TX/RX 端子。 7． 支持AREF 端子。 8． 支持六組PWM 端子(Pin11,Pin10,Pin9，Pin6,Pin5,Pin3)。 9． 輸入電壓：接上USB 時(shí)無須外部供電或外部5V~9V DC 輸入。 10．輸出電壓：5V DC 輸出和3.3V DC 輸出 和外部電源輸入。 11．采用Atmel Atmega168V-10PI 單片機(jī)。 12．DFRduino 大小尺寸：寬70mm X 高54mm。 Arduino開發(fā)板圖片
上傳時(shí)間： 2014-01-14
上傳用戶：909000580
根據(jù)汽車發(fā)動(dòng)機(jī)控制芯片的工作環(huán)境，針對(duì)常見的溫度失效問題，提出了一種應(yīng)用在發(fā)動(dòng)機(jī)控制芯片中的帶隙基準(zhǔn)電壓源電路。該電路采用0.18 μm CMOS工藝，采用電流型帶隙基準(zhǔn)電壓源結(jié)構(gòu)，具有適應(yīng)低電源電壓、電源抑制比高的特點(diǎn)。同時(shí)還提出一種使用不同溫度系數(shù)的電阻進(jìn)行高階補(bǔ)償?shù)姆椒ǎ瑢?shí)現(xiàn)了較寬溫度范圍內(nèi)的低溫度系數(shù)。仿真結(jié)果表明，該帶隙基準(zhǔn)電路在-50℃~+125℃的溫度范圍內(nèi)，實(shí)現(xiàn)平均輸出電壓誤差僅5.2 ppm/℃，可用于要求極端嚴(yán)格的發(fā)動(dòng)機(jī)溫度環(huán)境。該電路電源共模抑制比最大為99 dB，可以有效緩解由發(fā)動(dòng)機(jī)在不同工況下產(chǎn)生的電源紋波對(duì)輸出參考電壓的影響。
標(biāo)簽： 發(fā)動(dòng)機(jī) 溫差 基準(zhǔn)電壓源 環(huán)境
上傳時(shí)間： 2014-01-09
上傳用戶：ecooo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
