此代碼是我們?cè)趩纹瑱C(jī)來(lái)控制CPLD記數(shù),然后讀出并轉(zhuǎn)換數(shù)據(jù),精度很高,在我們學(xué)校的電子設(shè)計(jì)大賽上還獲的了二等獎(jiǎng)
標(biāo)簽： CPLD 電子設(shè)計(jì)大賽 用單片機(jī) 控制
上傳時(shí)間： 2013-08-29
上傳用戶：chengxin
提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過(guò)一個(gè)169階的均方根\r\n升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來(lái)設(shè)計(jì)高階高速F IR濾波器,并且對(duì)所設(shè)計(jì)的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
標(biāo)簽： FPGA 濾波器 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-08-31
上傳用戶：小火車?yán)怖怖?/p>
本文：采用了FPGA方法來(lái)模擬高動(dòng)態(tài)(Global Position System GPS)信號(hào)源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號(hào)粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過(guò)硬件描述語(yǔ)言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。
標(biāo)簽： FPGA GPS 模擬 動(dòng)態(tài)
上傳用戶：pwcsoft
FPGAadvantage61Crack.rar is for MentorGraphics高端設(shè)計(jì)工具FPGAAdvantage
標(biāo)簽： FPGAAdvantage 高端 設(shè)計(jì)工具
上傳時(shí)間： 2013-09-03
上傳用戶：黃蛋的蛋黃
高質(zhì)量C_C編程指南一本網(wǎng)絡(luò)上流行的書籍
標(biāo)簽： C_C 高質(zhì)量 編程指南 書籍
上傳時(shí)間： 2013-09-09
上傳用戶：vmznxbc
高數(shù)下冊(cè)期末試題
標(biāo)簽： 高數(shù) 試題
上傳時(shí)間： 2013-12-19
上傳用戶：sglccwk
AD8397內(nèi)置兩個(gè)電壓反饋型運(yùn)算放大器，能夠以出色的線性度驅(qū)動(dòng)高負(fù)載。共發(fā)射極、軌到軌輸出級(jí)的輸出電壓能力優(yōu)于典型射隨輸出級(jí)，驅(qū)動(dòng)25 負(fù)載時(shí)擺幅可以達(dá)到任一供電軌的0.5 V范圍以內(nèi)。低失真、高輸出電流和寬輸出動(dòng)態(tài)范圍使AD8397特別適合要求高負(fù)載上大信號(hào)擺幅的應(yīng)用。
標(biāo)簽： 8397 AD 軌到軌 放大器
上傳時(shí)間： 2013-12-22
上傳用戶：1417818867
旁路電容的使用與選擇，intersil公司的旁路電容的使用與選擇資料。
標(biāo)簽： intersil 旁路電容
上傳時(shí)間： 2013-11-11
上傳用戶：qq521
由于模擬電路的多樣性、非線性和離散性等特點(diǎn)，模擬電路的故障診斷呈現(xiàn)復(fù)雜、難以辨識(shí)等問(wèn)題。針對(duì)已有方法的數(shù)據(jù)不平衡，提出了一種支持向量機(jī)集成的故障診斷方法。使用小波變換方法提取特征向量，在多類別支持向量機(jī)的基礎(chǔ)上，設(shè)計(jì)了模擬電路的最小二乘支持向量機(jī)預(yù)測(cè)模型，實(shí)現(xiàn)了對(duì)模擬電路的狀態(tài)的故障預(yù)測(cè)。將該方法應(yīng)用于Sallen-Key帶通電路進(jìn)行故障預(yù)測(cè)試驗(yàn)，結(jié)果表明，該方法比單一支持向量機(jī)、徑向基神經(jīng)網(wǎng)絡(luò)、BP神經(jīng)網(wǎng)絡(luò)和APSVM有更好的分類和泛化性能，故障診斷準(zhǔn)確率更高。
標(biāo)簽： LS-SVM 集成 模擬電路 故障檢測(cè)
上傳時(shí)間： 2013-10-31
上傳用戶：417313137
基于CSMC的0.5 μmCMOS工藝，設(shè)計(jì)了一個(gè)高增益、低功耗、恒跨導(dǎo)軌到軌CMOS運(yùn)算放大器，采用最大電流選擇電路作為輸入級(jí)，AB類結(jié)構(gòu)作為輸出級(jí)。通過(guò)cadence仿真，其輸入輸出均能達(dá)到軌到軌，整個(gè)電路工作在3 V電源電壓下，靜態(tài)功耗僅為0.206 mW，驅(qū)動(dòng)10pF的容性負(fù)載時(shí)，增益高達(dá)100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
標(biāo)簽： CMOS 增益 低功耗 軌到軌
上傳時(shí)間： 2013-11-04
上傳用戶：xlcky
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
