隨著我國加入WTO，我國逐漸成為世界縫制設備生產和銷售中心。在縫制設備行業占據極其重要地位的繡花機行業也因此而得到迅速發展，我國繡花機產量已占據全球繡花機產量的70％。但是，我國的繡花機行業在發展的過程中仍存在和面臨著很多問題。一方面是產品結構和產品質量，我國的繡花機主要以中低檔為主，在噪聲、刺繡質量、效率、產品壽命以及維護性等方面與國外先進機型存在較大差距；另一方面是技術實力和創新能力，作為繡花機全部技術核心的控制器，國內能開發的公司屈指可數，缺乏有效的競爭，且技術實力和創新能力無法與國際企業相抗衡。 針對上述情況，本文分析了繡花機的工作原理和當前主流繡花機的控制方式及特點，在研究室已完成的中低速平繡型工業繡花機課題的基礎上，設計了一種基于硬實時嵌入式操作系統WinCE5.0，以32位RISC架構ARM9處理器S3C2440A為主控芯片，以MAXII系列CPLDEPM1270為接口芯片的高速繡花機控制器。整個繡花機以高速，高質量為目標，以伺服電機作為主軸驅動，步進電機作為X/Y軸驅動，帶USB接口和Ethernet接口，預留特種繡接口，帶高分辨率彩色觸摸屏，功能豐富，操作方便。 本文分7章，第一章闡述了課題背景，繡花機發展現狀和關鍵技術；第二章從原理出發完成了需求分析，硬件和操作系統選型和項目規劃；第三章完成了總體硬件系統設計并重點介紹了驅動系統，CPLD單元，主控制板的設計和各種資源的分配；第四章在分析WinCE及其項目開發流程和環境構建的基礎上，完成了軟件的總體框架設計并介紹了相關設計要點。第五章主要是驅動程序和運動控制模塊并以步進電機驅動的開發為例介紹了流驅動的開發過程和相關的技術要點。第六章設計了一種自主的內部花樣格式并完成了相應的測試。最后一章是對本課題的總結和展望。 本文不僅從項目研究與開發和軟件工程的高度詳細探討了基丁ARM和WinCE5.0的繡花機控制器的整個開發過程，也具體的從硬件設計，資源配置，軟件編寫，驅動開發，運動控制和花樣處理等多個方面進行了深入的分析和研究。本課題的工作對于高速高檔繡花機的開發具有很好的參考價值和實踐意義，對于提升國內繡花機行業在高端市場與國外企業的競爭力，提升民族品牌價值，改變國內繡花機控制器被少數公司所壟斷，增加良性有效競爭有積極影響。
上傳時間： 2013-06-29
上傳用戶：qazwsxedc
想成為PCB高速設計高手，請看世界級的PCB設計水準。
標簽： 高速電路板
上傳時間： 2013-04-24
上傳用戶：英雄
雖然印制電路板（PCB）布線在高速電路中具有關鍵的作用，但它往往是電路設計過程的最后幾個步驟之一。高速 PCB 布線有很多方面的問題，關于這個題目已有人撰寫了大量的文獻。本文主要從實踐的角度來探討高速電路的布線問題。主要目的在于幫助新用戶當設計高速電路 PCB 布線時對需要考慮的多種不同問題引起注意。另一個目的是為已經有一段時間沒接觸PCB 布線的客戶提供一種復習資料。由于版面有限，本文不可能詳細地論述所有的問題，但是我們將討論對提高電路性能、縮短設計時間、節省修改時間具有最大成效的關鍵部分。
上傳時間： 2013-04-24
上傳用戶：DanXu
高速數字電路設計教材 華為黑魔手冊翻譯
上傳時間： 2013-07-20
上傳用戶：ZHWKLIU
偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統中，由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害，國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統，通過觀察其工作前后的脈沖波形，發現擾偏器的應用改善了系統的性能。隨著系統速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產生隨機數據，FPGA芯片具有豐富的I/O引腳，工作頻率高，可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發，使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現大量的數據處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統中進行PMD補償。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
現代自動化生產技術迅猛發展,對保證其產品質量的檢測技術也提出了更高的要求,許多傳統的檢測手段已不能滿足現代化大生產的需求.而在計算機視覺理論基礎上發展起來的視覺檢測技術以其高精度、非接觸、自動化程度高等優點滿足了現代生產過程在線檢測的要求,逐漸由實驗室走向工業現場,得到了日益廣泛的應用.隨著現代生產節拍的不斷加快,以及檢測節點的增多,處理數據量的增大,對視覺檢測系統的測量速度提出了更高的要求,而在現有的檢測系統中,實現100％實時在線檢測的關鍵問題是提高視覺圖像的處理速度,從而提高整個視覺檢測系統的處理速度.因此該文提出基于FPGA的高速圖像處理系統的設計方案,得到了國家"十五"攻關項目"光學數碼柔性通用坐標測量機"的資助.該文針對以下三個方面進行研究并取得一定的成果:(一)高速圖像處理硬件解決方案的研究通過分析現有的幾種實現高速圖像處理的方法的優缺點,提出了基于現場可編程邏輯器件FPGA(Field Programmable Gate Array)技術的高速圖像處理系統的方案,并構建了其硬件平臺.(二)基于USB總線的通訊采用USB專用接口芯片,實現高速圖像處理系統與PC機的通訊驗證硬件設計的正確性.(三)基于FPGA的圖像處理的研究分析圖像處理的特點及其基本的方法,初步研究了基于FPGA的圖像低層次處理的硬件化方法的實現.
上傳時間： 2013-04-24
上傳用戶：tb_6877751
激光測距是激光技術在軍事上最早和最成熟的應用，自1961．年美國休斯飛機公司研制成功世界上第一臺激光測距機之后，激光測距技術發展迅速。如今，它已經被廣泛運用于軍用領域和民用領域。為了進一步提高我國激光測距水平，研制更高性能激光測距機依然是我國國防科技研究中的重要課題之一。其中，測距精度是激光測距機的一個重要參數。而激光測距機能否準確的檢測激光回波信號將直接影響測距精度。 脈沖激光測距系統主要包括激光發射子系統、激光回波探測子系統、回波檢測與主控子系統、終端顯示子系統等組成。其中設計高精度激光回波檢測與主控子系統是實現高精度激光測距的核心問題。傳統激光回波檢測與主控子系統通常采用分立元件和小規模集成電路設計，電路復雜且精度較低。隨著數字電路設計技術的發展，已出現大規模可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)。采用FPGA代替傳統的分立元件和小規模集成電路來設計激光回波檢測與主控子系統，不僅提高了回波檢測精度，同時簡化了整個測距系統的設計。 本文研究了將激光回波信號直接送入FPGA進行檢測的方案。同時，采用這種方案設計了一種激光回波檢測系統，并把它成功運用在一引信項目中。這種方案電路設計簡單，易于實現。在實際應用中，由于激光回波探測子系統只是完成由光信號到電信號的轉換及簡單放大，理論分析和試驗結果均表明，采用該方案進行回波檢測的精度較低，這種回波檢測方法也只能應用在測距精度要求低的項目中。 為了滿足另一高精度測距項目的需要，在FPGA直接進行激光回波檢測方案的基礎上，設計了一種高精度激光回波檢測系統。文中介紹了其實現原理，理論上分析了該系統所能達到的回波檢測精度及整機測距系統的測距精度。與第一種方案相比，該方案引入了超高速數據采集電路。由于采樣速率高達lGsps，該方案實現的難點在于如何保證數據采集電路的穩定工作。文中從總體方案的設計，到器件的選型，硬件電路板的實現等方面做了詳細的闡述，最終完成了系統硬件電路設計。接著介紹了系統程序設計。后面給出了試驗測試結果，該系統工作穩定，性能良好。系統設計中引入的超高速數據采集電路有著廣泛的應用，為其他相關設計提供了參考。最后，對全文做了工作總結，并給出了接下來的后續工作與展望。 本文在高速FPGA對激光回波信號檢測方向取得了一定的成果，為進一步研究提供了參考價值。
上傳時間： 2013-06-13
上傳用戶：cy1109
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
隨著信息社會的發展，人們要處理的各種信息總量變得越來越大，尤其在處理大數據量與實時處理數據方面，對處理設備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數據速度快，效率高，并且不斷的完善與發展。此類板卡要求與外部設備通訊，同時也要進行內部的數據交換，于是板卡的接口設備調試與內部數據交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數據通道的設計。 本文首先介紹了通用信號處理板的應用開發背景，包括此類板卡使用的處理芯片、板上設備、發展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關規范，給出了通用信號處理板與CPCI的J1口的設計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設計時序；介紹了片上主要數據處理器件TS-202的有關概況，設計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設計流程，并使用VHDL語言編程完成各個模塊之間的數據傳遞，并重點介紹了DDR控制核的編寫。 再次，介紹了WDM驅動程序的結構，程序設計方法等。 最后，通過從工控機向通用信號處理板寫連續遞增的數據驗證了整個系統已經正常工作。實現了信號處理板內部數據通道設計以及與外部接口的通訊；并且還提到了對此設計以后地完善與發展。 本文所作的工作如下： 1、設計完成了處理板各接口時序，使處理板可以從接口接受/發送數據。 2、完成了FPGA內部的數據通道的設計，使數據可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.
上傳時間： 2013-07-17
上傳用戶：wfl_yy
