當(dāng)今電子技術(shù)的發(fā)展日新月異，尤其是深亞微米工藝在IC設(shè)計(jì)中的應(yīng)用，使得芯片的集成規(guī)模愈來愈大，速度愈來愈高，從而使得如何處理高速信號問題成為設(shè)計(jì)的關(guān)鍵因素之一。隨著電子系統(tǒng)中邏輯和系統(tǒng)時(shí)鐘頻率的迅速提高和信號邊沿不斷變陡，印刷電路板(PCB)的線跡互連和板層特性對系統(tǒng)電氣性能的影響也越發(fā)重要。對于低頻設(shè)計(jì)線跡互連和板層的影響可以不考慮;當(dāng)頻率超過50MHz時(shí)，互連關(guān)系和板層特性的影響不容忽視，必須對傳輸線效應(yīng)加以考慮，在評定系統(tǒng)性能時(shí)也必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設(shè)計(jì)必須面對互連延遲引起的時(shí)序問題以及串?dāng)_、傳輸線效應(yīng)等信號完整性(SI)問題。本文主要對互連延遲所引起的時(shí)序問題進(jìn)行探討。
標(biāo)簽： SDRAM DSP 信號傳輸 延時(shí)
上傳時(shí)間： 2013-12-18
上傳用戶：如果你也聽說
基于fpga的高速數(shù)據(jù)采集卡設(shè)計(jì)制作
標(biāo)簽： Nios USB 接口 高速數(shù)據(jù)
上傳時(shí)間： 2014-12-28
上傳用戶：cx111111
在激光測距系統(tǒng)中，微弱回波信號的檢測處理一直是一個(gè)難題。本文主要討論了激光測距接收系統(tǒng)的實(shí)現(xiàn)方法，這種測距方法既適用于短距離的測量又適用于長距離的測量。首先介紹了脈沖式激光測距的原理，在此原理的基礎(chǔ)上，結(jié)合FPGA的高速信號處理能力，設(shè)計(jì)了高精度激光測距接收系統(tǒng)，并設(shè)計(jì)了回波信號接收與計(jì)數(shù)電路模塊。
上傳時(shí)間： 2013-10-19
上傳用戶：dxxx
大容量高速實(shí)時(shí)數(shù)據(jù)存儲(chǔ)方案
上傳時(shí)間： 2013-11-18
上傳用戶：youke111
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計(jì)方法
上傳時(shí)間： 2014-01-13
上傳用戶：mengmeng444425
為解決目前高速信號處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號，穩(wěn)定地完成了數(shù)據(jù)的高速、遠(yuǎn)距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時(shí)鐘恢復(fù)(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計(jì)算模塊均在FPGA 內(nèi)利用VHDL 語言設(shè)計(jì)實(shí)現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復(fù)雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。
上傳時(shí)間： 2013-10-30
上傳用戶：zhishenglu
現(xiàn)代數(shù)字信號處理從視頻擴(kuò)展到了中頻甚至射頻,針對要求信號處理的處理速度越來越高、傳輸速率越來越快等特點(diǎn),給出了一款使用高性能FPGA、DAC以及經(jīng)先進(jìn)的PCB設(shè)計(jì)工具設(shè)計(jì)、仿真的高速信號處理模塊,實(shí)現(xiàn)了對高速信號的實(shí)時(shí)接收和處理。關(guān)鍵詞:數(shù)字信號處理; 高速電路; FPGA;設(shè)計(jì)與仿真
上傳時(shí)間： 2013-10-21
上傳用戶：wendy15
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶：smallfish
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開發(fā)平臺構(gòu)建了一個(gè)高速串行數(shù)據(jù)傳輸系統(tǒng),重點(diǎn)說明了該系統(tǒng)采用RocketIO實(shí)現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O(shè)計(jì)方案。實(shí)現(xiàn)并驗(yàn)證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?biāo),為后續(xù)采用FPGA實(shí)現(xiàn)各種高速協(xié)議奠定了良好的基礎(chǔ)。關(guān)鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數(shù)字系統(tǒng)互連設(shè)計(jì)中,高速串行I/O技術(shù)取代傳統(tǒng)的并行I/O技術(shù)成為當(dāng)前發(fā)展的趨勢。與傳統(tǒng)并行I/O技術(shù)相比,串行方案提供了更大的帶寬、更遠(yuǎn)的距離、更低的成本和更高的擴(kuò)展能力,克服了并行I/O設(shè)計(jì)存在的缺陷。在實(shí)際設(shè)計(jì)應(yīng)用中,采用現(xiàn)場可編程門陣列( FPGA)實(shí)現(xiàn)高速串行接口是一種性價(jià)比較高的技術(shù)途徑。
上傳時(shí)間： 2013-11-22
上傳用戶：lingzhichao
采用Xlinx公司的Virtex5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模塊實(shí)現(xiàn)中的關(guān)鍵問題.該交換模塊實(shí)現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,實(shí)現(xiàn)了單字讀寫以及DMA操作,并提供高速穩(wěn)定的傳輸帶寬.
標(biāo)簽： FPGA 高速串行 模塊 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-10-12
上傳用戶：rnsfing
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="okyek"></strike>
