亚洲国产精品视频,久久亚洲风情,国产+成+人+亚洲欧洲在线

高速通信

高速電路設(shè)計(jì)實(shí)踐.rar

高速電路設(shè)計(jì)實(shí)踐,主要是相對(duì)硬件線路設(shè)計(jì)

標(biāo)簽： 高速電路實(shí)踐

上傳時(shí)間： 2013-04-24

上傳用戶：bruce5996
基于DSP實(shí)現(xiàn)G729語(yǔ)音編碼算法.rar

高速發(fā)展的DSP技術(shù)為語(yǔ)音信號(hào)處理領(lǐng)域提供了良好的發(fā)展平臺(tái)，使得實(shí)時(shí)實(shí)現(xiàn)各種復(fù)雜的算法稱為可能。G．729語(yǔ)音編碼是國(guó)際電信聯(lián)盟(ITU-T)于1996年獲準(zhǔn)通過(guò)的采用共軛結(jié)構(gòu)代數(shù)碼激勵(lì)線性預(yù)測(cè)技術(shù)的具有8 kbit/s碼速率的語(yǔ)音算法建議，廣泛應(yīng)用于數(shù)字移動(dòng)通信、IP電話和數(shù)字衛(wèi)星通信中。本文研究了G．729語(yǔ)音編碼原理和在TMS320C5416定點(diǎn)DSP芯片上實(shí)時(shí)實(shí)現(xiàn)該編碼器過(guò)程中的軟、硬件設(shè)計(jì)。主要涉及有以下幾方面內(nèi)容： 1．介紹語(yǔ)音編碼技術(shù)和DSP技術(shù)的發(fā)展概況。 2．研究了基于CELP結(jié)構(gòu)的G．729編碼的算法原理。 3．根據(jù)G．729聲碼器實(shí)時(shí)實(shí)現(xiàn)的需要，介紹硬件平臺(tái)的組成，研究了系統(tǒng)軟件的設(shè)計(jì)和基于算法和實(shí)時(shí)需要的軟件優(yōu)化。 4．利用DSP代碼調(diào)試工具對(duì)系統(tǒng)性能進(jìn)行分析，得出測(cè)試結(jié)果。

標(biāo)簽： G729 DSP 語(yǔ)音編碼

上傳時(shí)間： 2013-07-11

上傳用戶：woshiayin
基于浮點(diǎn)DSP的FFT算法的研究與應(yīng)用.rar

快速傅立葉變換(FFT)技術(shù)是數(shù)字信號(hào)處理中的核心技術(shù)，它已廣泛應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域，長(zhǎng)期以來(lái)一直是一個(gè)重要的研究課題。近年來(lái)，專用數(shù)字信號(hào)處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價(jià)格比為FFT的實(shí)現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美國(guó)TI公司的TMS320系列DSP。本文首先分析了常用FFT算法原理，并進(jìn)行了算法的討論和比較，然后詳細(xì)論述了以浮點(diǎn)型DSP為核心的實(shí)現(xiàn)FFT算法的硬件平臺(tái)的設(shè)計(jì)。平臺(tái)的硬件電路主要包括數(shù)據(jù)采集部分、數(shù)據(jù)處理部分、數(shù)據(jù)存儲(chǔ)部分和數(shù)據(jù)顯示部分。其中采集部分采用12位高速的A/D轉(zhuǎn)換芯片MAX197，數(shù)據(jù)處理部分采用32位浮點(diǎn)型DSP芯片-TMS320VC33，數(shù)據(jù)存儲(chǔ)部分采用了大容量的FLASH芯片——K9F2808UOA，數(shù)據(jù)顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。為了擴(kuò)展系統(tǒng)的通信能力，通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實(shí)序列FFT算法，用C語(yǔ)言進(jìn)行編程。最后部分是進(jìn)行軟硬件的聯(lián)合調(diào)試，并在此基礎(chǔ)上進(jìn)行了FFT算法實(shí)現(xiàn)。論文結(jié)尾以實(shí)際的實(shí)驗(yàn)曲線分析驗(yàn)證了算法的正確性，同時(shí)針對(duì)實(shí)驗(yàn)中產(chǎn)生的誤差找出了原因，并提出了解決的方法。實(shí)驗(yàn)結(jié)果表明采用浮點(diǎn)DSP實(shí)現(xiàn)FFT算法方便且有較高的實(shí)時(shí)性，可以應(yīng)用到電力系統(tǒng)諧波分析、振動(dòng)測(cè)試及鐵路檢測(cè)等各個(gè)領(lǐng)域。

標(biāo)簽： DSP FFT 浮點(diǎn)

上傳時(shí)間： 2013-04-24

上傳用戶：caixiaoxu26
基于ARM的嵌入式無(wú)線遠(yuǎn)程環(huán)境監(jiān)測(cè)系統(tǒng).rar

在數(shù)字化推進(jìn)速度加快的大背景下，全球農(nóng)業(yè)也由傳統(tǒng)農(nóng)業(yè)向現(xiàn)代農(nóng)業(yè)方向轉(zhuǎn)變，而實(shí)現(xiàn)農(nóng)業(yè)信息與數(shù)字化則是現(xiàn)代化農(nóng)業(yè)的重要標(biāo)志與核心技術(shù)。我國(guó)農(nóng)業(yè)具有地域分散、對(duì)象多樣、生物自身變異大、環(huán)境因子不確定等特點(diǎn)，也是受環(huán)境影響最明顯的領(lǐng)域，因此對(duì)環(huán)境與生物信息的監(jiān)測(cè)顯得十分重要。同時(shí)現(xiàn)代無(wú)線網(wǎng)絡(luò)信息技術(shù)和計(jì)算機(jī)應(yīng)用等技術(shù)近幾年得到了長(zhǎng)足的發(fā)展，廣泛的應(yīng)用于工業(yè)的各個(gè)領(lǐng)域。因此，將這些最新的技術(shù)應(yīng)用于相對(duì)發(fā)展較慢的農(nóng)業(yè)各領(lǐng)域顯得迫在眉睫。本文根據(jù)農(nóng)業(yè)對(duì)象具有偏遠(yuǎn)、分散、易變、多樣等特點(diǎn)，提出了一種針對(duì)農(nóng)業(yè)環(huán)境信息遠(yuǎn)程監(jiān)測(cè)的系統(tǒng)設(shè)計(jì)方案，并從軟件和硬件二方面詳細(xì)介紹了系統(tǒng)方案的設(shè)計(jì)和實(shí)現(xiàn)方法。本研究通過(guò)采用μC/OS-Ⅱ系統(tǒng)的嵌入式技術(shù)，實(shí)現(xiàn)了數(shù)據(jù)采集系統(tǒng)底層網(wǎng)絡(luò)與信息發(fā)布上層網(wǎng)絡(luò)的無(wú)縫連接為建立基于WEB的農(nóng)業(yè)環(huán)境遠(yuǎn)程監(jiān)測(cè)系統(tǒng)奠定了基礎(chǔ)，同時(shí)也為農(nóng)業(yè)網(wǎng)絡(luò)通信“最后一公里”問(wèn)題的解決提供了一種解決方案。該系統(tǒng)的設(shè)計(jì)充分利用了網(wǎng)絡(luò)技術(shù)。通過(guò)INTERNET，用戶可以隨時(shí)了解農(nóng)業(yè)環(huán)境的實(shí)時(shí)情況以采取措施。系統(tǒng)中嵌入式操作系統(tǒng)μC/OS-Ⅱ的應(yīng)用提高了系統(tǒng)的實(shí)時(shí)性、可靠性和可擴(kuò)展性：減少了對(duì)系統(tǒng)硬件的依賴，增加了系統(tǒng)安全性；降低了成本。特別是自主開(kāi)發(fā)的核心板卡，經(jīng)連續(xù)的調(diào)試運(yùn)行穩(wěn)定、數(shù)據(jù)可靠。本文首先介紹了高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的發(fā)展和現(xiàn)狀。由于傳統(tǒng)的設(shè)計(jì)方式的欠缺而考慮到將嵌入式操作系統(tǒng)引入到該系統(tǒng)中，很好的解決了多傳感器的接入，使得本系統(tǒng)具有巨大的靈活性和可擴(kuò)展性。本文以源碼開(kāi)放的嵌入式操作系統(tǒng)μC/OS-Ⅱ?yàn)楹诵模訪PC2210微控制器為載體，充分利用GPRS無(wú)線網(wǎng)絡(luò)傳輸技術(shù)，實(shí)現(xiàn)了高速實(shí)時(shí)信息監(jiān)測(cè)系統(tǒng)的關(guān)鍵設(shè)計(jì)。考慮到該系統(tǒng)以后的可擴(kuò)展性，在設(shè)計(jì)的過(guò)程中硬件部分預(yù)留了一部分接口電路以備后續(xù)開(kāi)發(fā)使用；軟件的設(shè)計(jì)過(guò)程中應(yīng)該注意的問(wèn)題和實(shí)際操作中出現(xiàn)的一系列問(wèn)題以及解決辦法在文中都有詳細(xì)的說(shuō)明，并且軟件的基本構(gòu)架在文章中也有所體現(xiàn)，文章結(jié)尾給出了一些系統(tǒng)經(jīng)實(shí)驗(yàn)后在WEB上發(fā)布顯示的數(shù)據(jù)。

標(biāo)簽： ARM 嵌入式無(wú)線遠(yuǎn)程

上傳時(shí)間： 2013-07-09

上傳用戶：juyuantwo
通信電路.rar

通信電路，主要為高頻電路，發(fā)射電路、接受電路、高頻放大、功率放大等電路。

標(biāo)簽： 通信電路

上傳時(shí)間： 2013-06-14

上傳用戶：zsjinju
基于嵌入式藍(lán)牙技術(shù)的無(wú)線音頻傳輸?shù)脑O(shè)計(jì)與實(shí)現(xiàn).rar

藍(lán)牙（Bluetooth）技術(shù)是近年來(lái)國(guó)外先進(jìn)國(guó)家研究發(fā)展最快的短程無(wú)線通信技術(shù)之一，能夠廣泛地應(yīng)用于工業(yè)短距離無(wú)線控制裝置、近距離移動(dòng)無(wú)線控制設(shè)備、機(jī)器人控制、辦公自動(dòng)化及多媒體娛樂(lè)設(shè)備等局部范圍內(nèi)無(wú)線數(shù)據(jù)傳輸?shù)念I(lǐng)域中。在我國(guó),由于對(duì)藍(lán)牙技術(shù)的研究還處于研究開(kāi)發(fā)的初級(jí)階段, 還沒(méi)有形成藍(lán)牙數(shù)據(jù)短距離無(wú)線通信的一套開(kāi)放性應(yīng)用標(biāo)準(zhǔn)。在無(wú)線音頻傳輸領(lǐng)域內(nèi)，傳統(tǒng)的基于模擬調(diào)制方式的無(wú)線音頻傳輸由于抗干擾能力較差，傳輸?shù)囊纛l質(zhì)量會(huì)受到較大的影響，而國(guó)內(nèi)市場(chǎng)上的藍(lán)牙音頻產(chǎn)品僅支持單聲道語(yǔ)音傳輸。所以，對(duì)基于藍(lán)牙技術(shù)的高品質(zhì)多通道音頻傳輸技術(shù)的研究將具有一定的技術(shù)創(chuàng)新性，在無(wú)線音頻傳輸領(lǐng)域也具有較為廣闊的市場(chǎng)前景。本文以嵌入式藍(lán)牙技術(shù)與音頻信號(hào)傳輸系統(tǒng)為研究開(kāi)發(fā)課題，參考國(guó)外藍(lán)牙技術(shù)協(xié)議標(biāo)準(zhǔn),利用功能模塊單元與嵌入式技術(shù),目標(biāo)是研制一種基于嵌入式開(kāi)發(fā)應(yīng)用的高品質(zhì)雙聲道藍(lán)牙無(wú)線音頻傳輸系統(tǒng)。本系統(tǒng)通過(guò)對(duì)雙聲道線性模擬音源的數(shù)字化MP3編解碼處理，結(jié)合基于嵌入式應(yīng)用的簡(jiǎn)化后的HCI層藍(lán)牙應(yīng)用協(xié)議，實(shí)現(xiàn)了藍(lán)牙信道帶寬內(nèi)的高品質(zhì)雙聲道音頻信號(hào)點(diǎn)對(duì)點(diǎn)的傳輸。在硬件設(shè)計(jì)上，系統(tǒng)采用了模塊化設(shè)計(jì)思想。發(fā)送端和接收端由音頻處理模塊、控制傳輸模塊和無(wú)線模塊三部分構(gòu)成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負(fù)責(zé)音頻信號(hào)的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負(fù)責(zé)MP3數(shù)據(jù)幀的高速傳輸以及藍(lán)牙接口協(xié)議控制；無(wú)線模塊采用藍(lán)牙單芯片解決方案（集成藍(lán)牙射頻、基帶和鏈路管理等），負(fù)責(zé)MP3數(shù)據(jù)幀的射頻發(fā)送和接收。模塊與模塊之間采用工業(yè)標(biāo)準(zhǔn)接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍(lán)牙模塊之間采用DMA方式的通用異步串口（UART）。在軟件設(shè)計(jì)上，系統(tǒng)主要由藍(lán)牙協(xié)議解釋、傳輸控制和芯片驅(qū)動(dòng)三部分構(gòu)成。在藍(lán)牙協(xié)議解釋上，系統(tǒng)采用了基于HCI層的ACL數(shù)據(jù)包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數(shù)據(jù)傳輸技術(shù)；芯片驅(qū)動(dòng)主要指對(duì)MAS3587的基本配置。對(duì)目標(biāo)系統(tǒng)的測(cè)試實(shí)驗(yàn)采用了目前流行的音頻測(cè)試虛擬儀器軟件Adobe Audition 1.5。實(shí)驗(yàn)項(xiàng)目包括掃頻測(cè)試、音樂(lè)測(cè)試、聽(tīng)覺(jué)測(cè)試、距離測(cè)試以及抗干擾測(cè)試等。實(shí)驗(yàn)結(jié)果表明，輸入音源在經(jīng)過(guò)MP3編碼、發(fā)射、接收及MP3解碼后，音頻質(zhì)量基本上沒(méi)受影響，實(shí)際雙聲道音質(zhì)接近于CD音質(zhì)，而無(wú)線傳輸?shù)目煽啃赃h(yuǎn)高于模擬無(wú)線音頻傳輸，幾乎沒(méi)有斷音與錯(cuò)音，充分體現(xiàn)了嵌入式藍(lán)牙無(wú)線技術(shù)的優(yōu)勢(shì)。

標(biāo)簽： 嵌入式傳輸藍(lán)牙技術(shù)

上傳時(shí)間： 2013-05-27

上傳用戶：稀世之寶039
基于FPGA和DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì).rar

數(shù)字信息時(shí)代帶來(lái)了“信息大爆炸”，使數(shù)據(jù)量大增，而數(shù)字圖像數(shù)據(jù)更是如此，如果不對(duì)圖像數(shù)據(jù)進(jìn)行有效的壓縮，那么圖像信息的存儲(chǔ)與傳輸將無(wú)法進(jìn)行。顯然，尋求一種高效的圖像壓縮系統(tǒng)具有很大的現(xiàn)實(shí)意義。本文基于大規(guī)模現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)和高速數(shù)字信號(hào)處理器(DSP)協(xié)同作業(yè)，來(lái)完成實(shí)時(shí)圖像處理的系統(tǒng)設(shè)計(jì)。出于對(duì)系統(tǒng)設(shè)計(jì)上的性能和功耗方面的考慮，系統(tǒng)中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統(tǒng)集圖像采集、壓縮、顯示和存儲(chǔ)功能于一體，其中DSP為主處理器負(fù)責(zé)圖像處理，F(xiàn)PGA為協(xié)處理器負(fù)責(zé)系統(tǒng)的所有數(shù)字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結(jié)合FPGA和DSP自身的特點(diǎn)，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內(nèi)部按其存儲(chǔ)空間等分兩塊，利用乒乓技術(shù)完成對(duì)高速實(shí)時(shí)的圖像數(shù)據(jù)緩沖。該系統(tǒng)從視頻采集、傳輸、壓縮到圖像存儲(chǔ)等整個(gè)過(guò)程的工作，分別由FPGA和DSP承擔(dān)。充分考慮到它們自身的優(yōu)缺點(diǎn)，在滿足系統(tǒng)實(shí)時(shí)性要求的同時(shí)，結(jié)構(gòu)靈活，便于以后的擴(kuò)展與升級(jí)。結(jié)果表明，在TMS320VC5502實(shí)現(xiàn)了對(duì)采集圖像的JPEG壓縮，效果良好且滿足了實(shí)時(shí)性的要求，因此系統(tǒng)的功能得到了總體上的驗(yàn)證。關(guān)鍵詞：圖像處理；FPGA；DSP；JPEG

標(biāo)簽： FPGA DSP 實(shí)時(shí)圖像

上傳時(shí)間： 2013-06-11

上傳用戶：hjshhyy
基于FPGA的IDE固態(tài)硬盤控制器的設(shè)計(jì)與實(shí)現(xiàn).rar

固態(tài)硬盤是一種以FLASH為存儲(chǔ)介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲(chǔ)介質(zhì)，不需要浪費(fèi)大量的尋道時(shí)間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機(jī)存儲(chǔ)速度。同時(shí)由于固態(tài)硬盤不存在機(jī)械存儲(chǔ)結(jié)構(gòu)，因此還具有高抗震性、無(wú)工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點(diǎn)。隨著計(jì)算機(jī)技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來(lái)存儲(chǔ)介質(zhì)技術(shù)發(fā)展的必然趨勢(shì)。本文以設(shè)計(jì)固態(tài)硬盤控制芯片IDE接口部分為項(xiàng)目背景，通過(guò)可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語(yǔ)言verilog，設(shè)計(jì)了一個(gè)位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機(jī)所發(fā)送的IDE指令并控制硬盤設(shè)備進(jìn)行相應(yīng)的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機(jī)端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個(gè)方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時(shí)序要求，并概括了IDE控制器設(shè)計(jì)的要點(diǎn)和難點(diǎn)；第二：論文設(shè)計(jì)了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗(yàn)?zāi)K六大子功能模塊，并分析了各個(gè)子功能模塊的基本工作原理和具體功能設(shè)計(jì)；第三：論文以設(shè)計(jì)狀態(tài)機(jī)流程和主要控制信號(hào)的方式實(shí)現(xiàn)了各個(gè)具體子功能模塊并列舉了部分關(guān)鍵代碼，同時(shí)給出了主要子功能模塊的時(shí)序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實(shí)現(xiàn)，并通過(guò)SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進(jìn)行了功能測(cè)試和分析，驗(yàn)證了本論文設(shè)計(jì)的正確性。

標(biāo)簽： FPGA IDE 固態(tài)硬盤

上傳時(shí)間： 2013-07-31

上傳用戶：liangrb
基于FPGA的通用異步收發(fā)器的設(shè)計(jì).rar

通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來(lái)實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì)，提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法，利用硬件描述語(yǔ)言來(lái)編制UART的各個(gè)子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開(kāi)的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場(chǎng)合，因此可以達(dá)到資源利用的最大化。在具體的設(shè)計(jì)過(guò)程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開(kāi)發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。

標(biāo)簽： FPGA 異步收發(fā)器

上傳時(shí)間： 2013-08-02

上傳用戶：rocketrevenge
基于FPGA的直擴(kuò)通信系統(tǒng)的同步設(shè)計(jì)與實(shí)現(xiàn).rar

擴(kuò)頻通信技術(shù)因?yàn)榫哂休^強(qiáng)的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強(qiáng)的多址能力和高精度測(cè)量等優(yōu)點(diǎn)，在軍事抗干擾和個(gè)人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴(kuò)頻理論的CDMA通信技術(shù)成為國(guó)際電聯(lián)規(guī)定的第三代移動(dòng)通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，標(biāo)志著擴(kuò)頻通信技術(shù)在民用通信領(lǐng)域的應(yīng)用進(jìn)入了新階段。近年來(lái)，隨著微電子技術(shù)和電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的迅速發(fā)展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設(shè)計(jì)方便靈活等特點(diǎn)廣泛應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域。本論文正是采用基于FPGA硬件平臺(tái)來(lái)實(shí)現(xiàn)了一個(gè)直接序列擴(kuò)頻通信基帶系統(tǒng)，該系統(tǒng)的實(shí)現(xiàn)涉及擴(kuò)頻通信和有關(guān)FPGA的相關(guān)知識(shí)，以及實(shí)現(xiàn)這些模塊的VHDL硬件描述語(yǔ)言和QuartusⅡ開(kāi)發(fā)平臺(tái)，目標(biāo)是實(shí)現(xiàn)一個(gè)集成度高、靈活性強(qiáng)、并具有較強(qiáng)的數(shù)據(jù)處理能力的擴(kuò)頻通信基帶系統(tǒng)。本論文中首先對(duì)擴(kuò)頻通信的基礎(chǔ)理論做了探討，著重對(duì)直序擴(kuò)頻的理論進(jìn)行了分析；其次根據(jù)理論分析，設(shè)計(jì)了全數(shù)字直接序列擴(kuò)頻基帶系統(tǒng)的結(jié)構(gòu)，完成了擴(kuò)頻序列的產(chǎn)生、信息碼的輸入和擴(kuò)頻。重點(diǎn)完成了對(duì)基帶擴(kuò)頻信號(hào)的相關(guān)解擴(kuò)和幾種同步捕獲電路的設(shè)計(jì)，將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺(tái)上完成各部分模塊的功能仿真。

標(biāo)簽： FPGA 直擴(kuò)通信同步設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：chenjjer

<acronym id="qicge"></acronym>