亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速通信

  • 高速數字電路設計教材華為黑魔手冊翻譯

    高速數字電路設計教材 華為黑魔手冊翻譯

    標簽: 高速數字電路 設計教材 華為

    上傳時間: 2013-07-20

    上傳用戶:ZHWKLIU

  • FPGA用于160Gbs高速光纖通信系統中PMD補償的研究

    偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙,尤其是160Gb/s光傳輸系統中,由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害,國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想,因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法,可以實現低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統,通過觀察其工作前后的脈沖波形,發現擾偏器的應用改善了系統的性能。隨著系統速率的提高,對擾偏器速率的要求也隨之提高,目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析,決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器,其響應時間小于100ns,是目前偏振控制器能夠達到的最高速率,但是將其用于160Gb/s高速光通信系統擾偏時,這個速率仍然偏低,因此,提出采用多段鈮酸鋰晶體并行擾偏的方法,彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較,選擇DSP+FPGA作為控制端,DSP芯片用于產生隨機數據,FPGA芯片具有豐富的I/O引腳,工作頻率高,可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快,本論文以FPGA為核心,完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發,使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下,可以實現大量的數據處理,采用多段鈮酸鋰晶體并行工作的方法,可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率,適合應用于160Gb/s光通信系統中進行PMD補償。

    標簽: FPGA 160 Gbs PMD

    上傳時間: 2013-04-24

    上傳用戶:suxuan110425

  • 基于DSPs和FPGA的通信信號調制識別方法研究

    基于小波變換和神經網絡理論,對非穩定、大信噪比(SNR)變化的通信信號進行有效的特征提取和分類,實現了通信信號調制方式的分類識別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細節作為特征采,實驗得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號特征矢量,提取的信號特征矢量64點;然后依據神經網絡理論,分別采用BP網絡作為分類器對通信信號調制識別分類.從計算機模擬實驗結果可知,該方法能很好地完成通信信號調制識別分類任務,使識別正確率得到了明顯改善,同時降低了識別分類過程的復雜度,并且為通信信號調制識別的DSP實現提供了快速計算的理論基礎.其次,介紹了TMS320LF2407 DSP和FPGA的結構原理,并在此基礎上設計了數字信號處理板和制作調試電路板.最后,用匯編和C語言編制A/D程序、串口通信程序和應用程序,并在信號處理板上調試和運行.

    標簽: DSPs FPGA 通信信號 調制識別

    上傳時間: 2013-07-23

    上傳用戶:731140412

  • matlab通信仿真psk誤碼分析

    MATLAB仿真通信PSK誤碼分析,主要用來測試SNR從0到10時的系統性能-MATLAB simulation PSK communication error analysis

    標簽: matlab psk 通信 仿真

    上傳時間: 2013-04-24

    上傳用戶:924484786

  • 基于FPGA的JPEG編解碼芯片設計

    近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.

    標簽: FPGA JPEG 編解碼 芯片設計

    上傳時間: 2013-05-31

    上傳用戶:yuying4000

  • 基于FPGA的高速圖像處理系統的研究

    現代自動化生產技術迅猛發展,對保證其產品質量的檢測技術也提出了更高的要求,許多傳統的檢測手段已不能滿足現代化大生產的需求.而在計算機視覺理論基礎上發展起來的視覺檢測技術以其高精度、非接觸、自動化程度高等優點滿足了現代生產過程在線檢測的要求,逐漸由實驗室走向工業現場,得到了日益廣泛的應用.隨著現代生產節拍的不斷加快,以及檢測節點的增多,處理數據量的增大,對視覺檢測系統的測量速度提出了更高的要求,而在現有的檢測系統中,實現100%實時在線檢測的關鍵問題是提高視覺圖像的處理速度,從而提高整個視覺檢測系統的處理速度.因此該文提出基于FPGA的高速圖像處理系統的設計方案,得到了國家"十五"攻關項目"光學數碼柔性通用坐標測量機"的資助.該文針對以下三個方面進行研究并取得一定的成果:(一)高速圖像處理硬件解決方案的研究通過分析現有的幾種實現高速圖像處理的方法的優缺點,提出了基于現場可編程邏輯器件FPGA(Field Programmable Gate Array)技術的高速圖像處理系統的方案,并構建了其硬件平臺.(二)基于USB總線的通訊采用USB專用接口芯片,實現高速圖像處理系統與PC機的通訊驗證硬件設計的正確性.(三)基于FPGA的圖像處理的研究分析圖像處理的特點及其基本的方法,初步研究了基于FPGA的圖像低層次處理的硬件化方法的實現.

    標簽: FPGA 高速圖像處理

    上傳時間: 2013-04-24

    上傳用戶:tb_6877751

  • 基于FPGA的列車擴頻通信基帶處理器設計

      擴展頻譜通信系統與常規的通信系統相比,具有很強的抗人為干擾、窄帶干擾、多徑干擾的能力。  本文介紹了擴展頻譜通信的基本原理,對其數字實現方法進行了深入分析和研究。詳細闡述了擴頻理論基礎一香農定理;建立了擴頻通信系統的數學模型,并對其進行了分析;在對偽隨機序列研究的基礎上,提出了應用于本系統的m序列,并對其應用特性進行了研究;提出了中頻調制方案DQPSK,對其進行了分析;深入研究了接收的同步問題—捕獲和跟蹤,并且在對數字匹配濾波器原理及其實現方法進行深入研究的基礎上,提出基于數字匹配濾波器的捕獲和跟蹤方案;采用相關檢測的解擴原理,完成了擴頻數據的解擴。 

    標簽: FPGA 列車 擴頻通信 基帶處理器

    上傳時間: 2013-07-12

    上傳用戶:lh25584

  • 基于FPGA的雙自觸發脈沖激光測距關鍵技術研究

    激光測距技術被廣泛應用于現代工業測量、航空與大地的測量、國防及通信等諸多領域。本文從已獲得廣泛應用的脈沖激光測距技術入手,重點分析了近年提出的自觸發脈沖激光測距技術(STPLR)特別是其中的雙自觸發脈沖激光測距技術(BSTPLR),通過分析發現其核心部件之一就是用于測量激光脈沖飛行時間(周期)的高精度高速計數器,而目前一般的方式是采用昂貴的進口高速計數器或專用集成電路(ASIC)來完成,這使得激光測距儀在研發、系統的改造升級和自主知識產權保護等諸多方面受到制約,同時在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此,本文研究了采用現場可編程門陣列(FPGA)來實現脈沖激光測距中的高精度高速計數及其他相關功能,基本解決了以上存在的問題。 論文通過對雙自觸發脈沖激光測距的主要技術要求和技術指標進行分析,對其中的信號處理單元采用了FPGA+單片機的設計形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測量模塊,在整個測距系統中是信號處理的核心部件,借助其用戶可編程特性及很高的內部時鐘頻率,設計了專用于BSTPLR的高速高精度計數芯片,負責對測距信號產生電路中的時刻鑒別電路輸出信號進行計數。數據處理模塊則主要由單片機(AT89C51)來實現。系統可以通過鍵盤預置門控信號的寬度以均衡測量的精度和速度,測量結果采用7位LED數碼管顯示。本設計在近距離(大尺寸)范圍內實驗測試時基本滿足設計要求。

    標簽: FPGA 自觸發脈沖 激光測距 關鍵技術

    上傳時間: 2013-04-24

    上傳用戶:dapangxie

  • 高速FPGA在激光回波檢測中的應用

    激光測距是激光技術在軍事上最早和最成熟的應用,自1961.年美國休斯飛機公司研制成功世界上第一臺激光測距機之后,激光測距技術發展迅速。如今,它已經被廣泛運用于軍用領域和民用領域。為了進一步提高我國激光測距水平,研制更高性能激光測距機依然是我國國防科技研究中的重要課題之一。其中,測距精度是激光測距機的一個重要參數。而激光測距機能否準確的檢測激光回波信號將直接影響測距精度。 脈沖激光測距系統主要包括激光發射子系統、激光回波探測子系統、回波檢測與主控子系統、終端顯示子系統等組成。其中設計高精度激光回波檢測與主控子系統是實現高精度激光測距的核心問題。傳統激光回波檢測與主控子系統通常采用分立元件和小規模集成電路設計,電路復雜且精度較低。隨著數字電路設計技術的發展,已出現大規模可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)。采用FPGA代替傳統的分立元件和小規模集成電路來設計激光回波檢測與主控子系統,不僅提高了回波檢測精度,同時簡化了整個測距系統的設計。 本文研究了將激光回波信號直接送入FPGA進行檢測的方案。同時,采用這種方案設計了一種激光回波檢測系統,并把它成功運用在一引信項目中。這種方案電路設計簡單,易于實現。在實際應用中,由于激光回波探測子系統只是完成由光信號到電信號的轉換及簡單放大,理論分析和試驗結果均表明,采用該方案進行回波檢測的精度較低,這種回波檢測方法也只能應用在測距精度要求低的項目中。 為了滿足另一高精度測距項目的需要,在FPGA直接進行激光回波檢測方案的基礎上,設計了一種高精度激光回波檢測系統。文中介紹了其實現原理,理論上分析了該系統所能達到的回波檢測精度及整機測距系統的測距精度。與第一種方案相比,該方案引入了超高速數據采集電路。由于采樣速率高達lGsps,該方案實現的難點在于如何保證數據采集電路的穩定工作。文中從總體方案的設計,到器件的選型,硬件電路板的實現等方面做了詳細的闡述,最終完成了系統硬件電路設計。接著介紹了系統程序設計。后面給出了試驗測試結果,該系統工作穩定,性能良好。系統設計中引入的超高速數據采集電路有著廣泛的應用,為其他相關設計提供了參考。最后,對全文做了工作總結,并給出了接下來的后續工作與展望。 本文在高速FPGA對激光回波信號檢測方向取得了一定的成果,為進一步研究提供了參考價值。

    標簽: FPGA 激光 回波 中的應用

    上傳時間: 2013-06-13

    上傳用戶:cy1109

  • 高速并行信號處理板數據接口與控制的FPGA設計

    隨著信息社會的發展,人們要處理的各種信息總量變得越來越大,尤其在處理大數據量與實時處理數據方面,對處理設備的要求是非常高的。為滿足這些要求,實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數據速度快,效率高,并且不斷的完善與發展。此類板卡要求與外部設備通訊,同時也要進行內部的數據交換,于是板卡的接口設備調試與內部數據交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數據通道的設計。 本文首先介紹了通用信號處理板的應用開發背景,包括此類板卡使用的處理芯片、板上設備、發展概況以及和外部相連的各種總線概況,同時說明了本人所作的主要工作。 其次,介紹了PCI接口的有關規范,給出了通用信號處理板與CPCI的J1口的設計時序;介紹了DDR存儲器的概況、電平標準以及功能寄存器,并給出了與DDR.存儲器接口的設計時序;介紹了片上主要數據處理器件TS-202的有關概況,設計了板卡與DSP的接口時序。 再次,介紹了Altera公司FPGA的程序設計流程,并使用VHDL語言編程完成各個模塊之間的數據傳遞,并重點介紹了DDR控制核的編寫。 再次,介紹了WDM驅動程序的結構,程序設計方法等。 最后,通過從工控機向通用信號處理板寫連續遞增的數據驗證了整個系統已經正常工作。實現了信號處理板內部數據通道設計以及與外部接口的通訊;并且還提到了對此設計以后地完善與發展。 本文所作的工作如下: 1、設計完成了處理板各接口時序,使處理板可以從接口接受/發送數據。 2、完成了FPGA內部的數據通道的設計,使數據可以從CPCI準確的傳送到DSP進行處理,并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。

    標簽: FPGA 高速并行 信號處理板 數據接口

    上傳時間: 2013-06-30

    上傳用戶:唐僧他不信佛

主站蜘蛛池模板: 英山县| 略阳县| 山西省| 崇明县| 尉犁县| 大城县| 十堰市| 嘉兴市| 江孜县| 庆元县| 龙岩市| 遵义县| 蒲城县| 阿拉善右旗| 获嘉县| 连城县| 海淀区| 习水县| 临夏市| 惠安县| 铁岭县| 高陵县| 乌兰察布市| 蓝山县| 高雄市| 和顺县| 丹东市| 苍山县| 秭归县| 日喀则市| 江都市| 吉林省| 三江| 高州市| 南澳县| 东乡| 南投县| 微博| 庐江县| 大新县| 柯坪县|