国产第一页在线,快she精品国产999,欧美激情一级精品国产

高速電流

基于FPGA的全彩色LED同步顯示屏控制系統(tǒng)的設(shè)計.rar

LED顯示屏作為一項高新科技產(chǎn)品正引起人們的高度重視，它以其動態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場前景。本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個系統(tǒng)實現(xiàn)方案，整個系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍共24位像素數(shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進行緩存，再串行輸入至LED顯示屏進行掃描顯示。然后，從多方面論述了該方案的可行性，仔細推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設(shè)計的靈活性，不需修改電路硬件設(shè)計，縮短了設(shè)計周期，還可以進行在線升級。

標(biāo)簽： FPGA LED 全彩色

上傳時間： 2013-04-24

上傳用戶：西伯利亞
高速PCB布線技術(shù)匯總.rar

多篇高速PCB布線的文章，高速PCB板的電源布線設(shè)計，高頻PCB設(shè)計中出現(xiàn)的干擾分析及對策，高速數(shù)字印制電路板電源地面層結(jié)構(gòu)對ΔI噪聲抑制的研究，高速PCB板的電源布線設(shè)計等等

標(biāo)簽： PCB 布線技術(shù)

上傳時間： 2013-07-27

上傳用戶：yyyyyyyyyy
基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn).rar

數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號處理的基礎(chǔ)，廣泛應(yīng)用于雷達、聲納、軟件無線電、瞬態(tài)信號測試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號處理任務(wù)越來越繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計靈活性、更強的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價格優(yōu)勢，在設(shè)計高速實時數(shù)據(jù)采集系統(tǒng)時受到了廣泛的關(guān)注。本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)技術(shù)，為需要大容量存儲器的系統(tǒng)設(shè)計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，并從總體設(shè)計構(gòu)想到各邏輯細節(jié)實現(xiàn)都進行了詳細描述。根據(jù)DDR2-SDRAM的特點，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語言設(shè)計實現(xiàn)了該高速實時數(shù)據(jù)采集系統(tǒng)，并對系統(tǒng)功能進行驗證與分析，結(jié)果表明本設(shè)計完全能夠滿足系統(tǒng)的性能指標(biāo)。

標(biāo)簽： SDRAM FPGA DDR

上傳時間： 2013-06-24

上傳用戶：wangrong
基于FPGA的TS流復(fù)用器及其接口的設(shè)計與實現(xiàn).rar

在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。本文的主要工作如下： ●首先對復(fù)用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計，并進行調(diào)試監(jiān)測。本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進行，極大的提高了工作效率。整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達到了預(yù)期的性能和技術(shù)指標(biāo)。

標(biāo)簽： FPGA TS流復(fù)用器

上傳時間： 2013-08-03

上傳用戶：gdgzhym
基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)設(shè)計與實現(xiàn).rar

數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺上設(shè)計SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案及實現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴展性和可調(diào)試性。在時序數(shù)字邏輯設(shè)計上，充分利用FPGA中豐富的時序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時序延時進行修正。在存儲器設(shè)計上，采用FPGA片內(nèi)存儲器。可根據(jù)系統(tǒng)需要隨時進行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。在傳輸接口設(shè)計上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進行切換。在系統(tǒng)工作過程控制上，通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統(tǒng)工作過程的控制和工作模式的選擇。在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準(zhǔn)確的驗證了在系統(tǒng)整個傳輸過程中數(shù)據(jù)的正確性和時序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。本文第四章針對FPGA中各功能模塊的邏輯設(shè)計進行了詳細分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設(shè)計、并行接口設(shè)計、PCI接口設(shè)計、PC端控制軟件設(shè)計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計圖、實物圖及注釋詳細的相關(guān)源程序清單。

標(biāo)簽： FPGA 控制高速數(shù)據(jù)

上傳時間： 2013-07-09

上傳用戶：sdfsdfs
基于FPGA的MPEG2TS碼流實時分析與檢測系統(tǒng).rar

當(dāng)前我國正處在從模擬電視系統(tǒng)向數(shù)字電視系統(tǒng)的轉(zhuǎn)型期，數(shù)字電視用戶數(shù)量激增，其趨勢是在未來的幾年內(nèi)數(shù)字電視將迅速普及。在應(yīng)用逐漸廣泛的數(shù)字電視系統(tǒng)中，監(jiān)控數(shù)字電視服務(wù)正成為一種越來越迫切的需要。然而，目前對于數(shù)字電視并沒有合適的監(jiān)測儀器，因此無法及時方便地診斷出現(xiàn)問題的信號以及隔離需要維修的數(shù)字化設(shè)備。通常只有當(dāng)電視屏幕上的圖像消失時我們才知道數(shù)字信號系統(tǒng)出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因，碼流分析儀器在這種情況下應(yīng)運而生。目前在數(shù)字電視系統(tǒng)的前端，通過監(jiān)控了解數(shù)字視頻廣播(DVB)信號和服務(wù)的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設(shè)備可使技術(shù)人員分析碼流的內(nèi)部情況，它們在決定未來服務(wù)質(zhì)量和客戶滿意度方面將扮演更重要的角色。本文著重研究了在DVB廣播電視系統(tǒng)中，DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現(xiàn)場可編輯門陣列(FPGA)的實現(xiàn)方法。文章首先闡述了數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標(biāo)準(zhǔn)、ETR101 290標(biāo)準(zhǔn)、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發(fā)FPGA所使用的軟件工具。最后根據(jù)DVB-ASI接收系統(tǒng)的解碼規(guī)則與MPEG-2TS碼流的結(jié)構(gòu)提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統(tǒng)設(shè)計方案并予以了實現(xiàn)。在本系統(tǒng)中，F(xiàn)PGA起著核心的作用，主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數(shù)字電視節(jié)目專有信息(PSI)提取等功能。本文實現(xiàn)的系統(tǒng)與傳統(tǒng)的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩(wěn)定性好、性價比高等優(yōu)點。

標(biāo)簽： MPEG2TS FPGA 碼流

上傳時間： 2013-06-04

上傳用戶：love1314
用SPI總線實現(xiàn)DSP和MCU之間的高速通信.rar

簡述了SPI總線協(xié)議工作時序和配置要求，通過一個成功的實例詳細介紹了使用SPI 總線實現(xiàn)DSP與MCU之間的高速通信方法，并參考實例給出了SPI接口的硬件連接、初始化、以及傳輸測試程序的編寫方法。關(guān)鍵詞：SPI接口；McBSP；總線；高速通信

標(biāo)簽： SPI DSP MCU

上傳時間： 2013-04-24

上傳用戶：jhksyghr
高速數(shù)字設(shè)計中文版.rar

高速數(shù)字設(shè)計中的圣經(jīng)，也叫黑魔書。這本書是專門為電路設(shè)計工程師寫的它主要描述了模擬電路原理在高速數(shù)字電路設(shè)計中的分析應(yīng)用。它告訴了大家在高速數(shù)字電路設(shè)計中遇到這些問題應(yīng)該怎么去解決。他詳細分析了這些問題產(chǎn)生的原因和過程。

標(biāo)簽： 高速數(shù)字

上傳時間： 2013-04-24

上傳用戶：lht618
HT2106系列PFM DCDC升壓恒流白光LED驅(qū)動器

計的PFM 控制模式的開關(guān)型DC/DC 升壓恒流芯片，通過外接電阻可使輸出電流值恒定在0mA～500mA。

標(biāo)簽： 2106 DCDC PFM LED

上傳時間： 2013-04-24

上傳用戶：lo25643
高速PCB的地線布線設(shè)計

本文針對高速PCB板信號接地設(shè)計中存在接地噪聲及電磁輻射等問題,提出了高速PCB接地模型,并從PCB設(shè)計中布線策略的分析和去耦電容的使用等幾個方面討論了解決高速PCB板的接地噪聲和電磁輻射問題的方法。

標(biāo)簽： PCB 地線布線設(shè)計

上傳時間： 2013-04-24

上傳用戶：jingfeng0192