提出了一種用各向異性雙變量拉普拉斯函數(shù)模型去模擬NSCT域的系數(shù)的圖像去噪算法，這種各向異性雙邊拉普拉斯模型不僅考慮了NSCT系數(shù)相鄰尺度間的父子關(guān)系，同時(shí)滿足自然圖像不同尺度間NSCT系數(shù)方差具有各向異性的特征，基于這種統(tǒng)計(jì)模型，文中先推導(dǎo)出了一種各向異性雙變量收縮函數(shù)的近似形式，然后基于貝葉斯去噪法和局部方差估計(jì)將這種新的閾值收縮函數(shù)應(yīng)用于NSCT域，實(shí)驗(yàn)結(jié)果表明文中提出的方法同小波域 BiShrink算法、小波域ProbShrink算法、小波域NeighShrink算法相比，能夠有效地去除圖像的高斯噪聲，提高了圖像的峰值信噪比；并較完整地保持了圖像的紋理和邊緣等細(xì)節(jié)信息，從而明顯改善了圖像的視覺效果。
上傳時(shí)間： 2013-10-23
上傳用戶：thuyenvinh
近年來，隨著集成電路工藝技術(shù)的進(jìn)步，電子系統(tǒng)的構(gòu)成發(fā)生了兩個(gè)重要的變化： 一個(gè)是數(shù)字信號(hào)處理和數(shù)字電路成為系統(tǒng)的核心，一個(gè)是整個(gè)電子系統(tǒng)可以集成在一個(gè)芯片上（稱為片上系統(tǒng))。這些變化改變了模擬電路在電子系統(tǒng)中的作用，并且影響著模擬集成電路的發(fā)展。 數(shù)字電路不僅具有遠(yuǎn)遠(yuǎn)超過模擬電路的集成規(guī)模，而且具有可編程、靈活、易于附加功能、設(shè)計(jì)周期短、對(duì)噪聲和制造工藝誤差的抗擾性強(qiáng)等優(yōu)點(diǎn)，因而大多數(shù)復(fù)雜系統(tǒng)以數(shù)字信號(hào)處理和數(shù)字電路為核心已成為必然的趨勢(shì)。雖然如此，模擬電路仍然是電子系統(tǒng)中非常重要的組成部分。這是因?yàn)槲覀兘佑|到的外部世界的物理量主要都是模擬量，比如圖像、聲音、壓力、溫度、濕度、重量等，要將它們變換為數(shù)字信號(hào)，需要模擬信號(hào)處理和數(shù)據(jù)轉(zhuǎn)換電路，如果這些電路性能不夠高，將會(huì)影響整個(gè)系統(tǒng)的性能。其次，系統(tǒng)中的許多功能不可能或很難用數(shù)字電路完成，如微弱信號(hào)放大，很高頻率和寬頻帶信號(hào)的實(shí)時(shí)處理等。因此，雖然模擬電路在系統(tǒng)中不再是核心，但作為固有的模擬世界與數(shù)字系統(tǒng)的接口，其地位和作用仍然十分重要。 片上系統(tǒng)要求將數(shù)字電路和模擬電路集成在一個(gè)芯片上，這希望模擬電路使用與數(shù)字電路相同的制造工藝。隨著MOS器件的線寬不斷減小，使MOS器件的性能不斷提高，MOS數(shù)字電路成為數(shù)字集成電路的主流，并因此促進(jìn)了MOS模擬集成電路的迅速發(fā)展。為了適應(yīng)電子系統(tǒng)功能的不斷擴(kuò)展和性能的不斷提高，對(duì)模擬電路在降低電源電壓、提高工作頻率、擴(kuò)大線性工作范圍和提高性能指標(biāo)的精度和穩(wěn)定度等方面提出更高要求，促進(jìn)了新電路技術(shù)的發(fā)展。 作為研究生課程的教材，本書內(nèi)容是在本科相關(guān)課程基礎(chǔ)上的深化和擴(kuò)展，同時(shí)涉及實(shí)際設(shè)計(jì)中需要考慮的一些問題，重點(diǎn)介紹具有高工作頻率、低電源電壓和高工作穩(wěn)定性的新電路技術(shù)和在電子系統(tǒng)中占有重要地位的功能電路及其中的新技術(shù)。全書共7章，大致可分為三個(gè)部分。第一部分包括第1章和第7章。第1章為MOS模擬集成電路基礎(chǔ)，比較全面地介紹MOS器件的工作原理和特性以及由MOS器件構(gòu)成的基本單元電路，為學(xué)習(xí)本教材其他內(nèi)容提供必要的知識(shí)。由于版圖設(shè)計(jì)與工藝參數(shù)對(duì)模擬集成電路性能的影響很大，因此第7章簡(jiǎn)單介紹制造MOS模擬集成電路的CMOS工藝過程和版圖設(shè)計(jì)技術(shù)，讀者可以通過對(duì)該章所介紹的相關(guān)背景知識(shí)的了解，更深入地理解MOS器件和電路的特性，有助于更好地完成模擬集成電路的可實(shí)現(xiàn)性設(shè)計(jì)。第二部分為新電路技術(shù)，由第2章、第3章和第5章的部分組成，包括近年來逐步獲得廣泛應(yīng)用的電流模電路、抽樣數(shù)據(jù)電路和對(duì)數(shù)域電路，它們?cè)谔岣吖ぷ黝l率、降低電源電壓、擴(kuò)大線性工作范圍和提高性能指標(biāo)的精度和穩(wěn)定度方面具有明顯的潛力，同時(shí)它們也引入了一些模擬電路的新概念。這些內(nèi)容有助于讀者開拓提高電路性能方面的思路。第2章介紹電流模電路的工作原理、特點(diǎn)和典型電路。與傳統(tǒng)的以電壓作為信號(hào)載體的電路不同，這是一種以電流作為信號(hào)載體的電路，雖然在電路中電壓和電流總是共同存在并相互作用的，但由于信號(hào)載體不同，不僅電路性能不同而且電路結(jié)構(gòu)也不同。第3章介紹抽樣數(shù)據(jù)電路的特點(diǎn)和開關(guān)電容與開關(guān)電流電路的工作原理、分析方法與典型電路。抽樣數(shù)據(jù)電路類似于數(shù)字電路，處理的是時(shí)間離散信號(hào)，又類似于模擬電路，處理的是幅度連續(xù)信號(hào)，它比模擬電路具有穩(wěn)定準(zhǔn)確的時(shí)間常數(shù)，解決了模擬電路實(shí)際應(yīng)用中的一大障礙。對(duì)數(shù)域電路在第5章中結(jié)合其在濾波器中的應(yīng)用介紹，這類電路除具有良好的電性能外，還提出了一種利用器件的非線性特性實(shí)現(xiàn)線性電路的新思路。第三部分介紹幾個(gè)模擬電路的功能模塊，它們是電子系統(tǒng)中的關(guān)鍵組成部分，并且與信號(hào)和信號(hào)處理聯(lián)系密切，有助于在信號(hào)和電路間形成整體觀念。這部分包括第4章至第6章。第4章介紹數(shù)據(jù)轉(zhuǎn)換電路的技術(shù)指標(biāo)和高精度與高速度轉(zhuǎn)換電路的構(gòu)成、工作原理、特點(diǎn)和典型電路。第5章介紹模擬集成濾波器的設(shè)計(jì)方法和主要類型，包括連續(xù)時(shí)間濾波器、對(duì)數(shù)域?yàn)V波器和抽樣數(shù)據(jù)濾波器。第6章介紹通信系統(tǒng)中的收發(fā)器與射頻前端電路，包括收信器、發(fā)信器的技術(shù)指標(biāo)、結(jié)構(gòu)和典型電路。因?yàn)檩d波通信系統(tǒng)傳輸?shù)氖悄M信號(hào)，射頻前端電路的性能對(duì)整個(gè)通信系統(tǒng)有直接的影響，所以射頻集成電路已成為重要的研究課題。 〖〗高等模擬集成電路〖〗〖〗前言〖〗〖〗本書是在為研究生開設(shè)的“高等模擬集成電路”課程講義的基礎(chǔ)上整理而成，由董在望主編，第1、4、7章由李冬梅編寫，第6章由王志華編寫，第5章由李永明和董在望編寫，第2、3章由董在望編寫，李國(guó)林參加了部分章節(jié)的校核工作。 本書可作為信息與通信工程和電子科學(xué)與技術(shù)學(xué)科相關(guān)課程的研究生教材或教學(xué)參考書，也可作為本科教學(xué)參考書或選修課教材和供相關(guān)專業(yè)的工程技術(shù)人員參考。 清華大學(xué)出版社多位編輯為本書的出版做了卓有成效的工作，深致謝意。 限于編者水平，難免有錯(cuò)誤和疏漏之處，歡迎批評(píng)指正。 目錄 1.1MOS器件基礎(chǔ)及器件模型 1.1.1結(jié)構(gòu)及工作原理 1.1.2襯底調(diào)制效應(yīng) 1.1.3小信號(hào)模型 1.1.4亞閾區(qū)效應(yīng) 1.1.5短溝效應(yīng) 1.1.6SPICE模型 1.2基本放大電路 1.2.1共源(CS)放大電路 1.2.2共漏(CD)放大電路 1.2.3共柵(CG)放大電路 1.2.4共源共柵(CSCG)放大電路 1.2.5差分放大電路 1.3電流源電路 1.3.1二極管連接的MOS器件 1.3.2基本鏡像電流源 1.3.3威爾遜電流源 1.3.4共源共柵電流源 1.3.5有源負(fù)載放大電路 1.4運(yùn)算放大器 1.4.1運(yùn)算放大器的主要參數(shù) 1.4.2單級(jí)運(yùn)算放大器 1.4.3兩級(jí)運(yùn)算放大器 1.4.4共模反饋(CMFB) 1.4.5運(yùn)算放大器的頻率補(bǔ)償 1.5模擬開關(guān) 1.5.1導(dǎo)通電阻 1.5.2電荷注入與時(shí)鐘饋通 1.6帶隙基準(zhǔn)電壓源 1.6.1工作原理 1.6.2與CMOS工藝兼容的帶隙基準(zhǔn)電壓源 思考題 2電流模電路 2.1概述 2.1.1電流模電路的概念 2.1.2電流模電路的特點(diǎn) 2.2基本電流模電路 2.2.1電流鏡電路 2.2.2電流放大器 2.2.3電流模積分器 2.3電流模功能電路 2.3.1跨導(dǎo)線性電路 2.3.2電流傳輸器 2.4從電壓模電路變換到電流模電路 2.5電流模電路中的非理想效應(yīng) 2.5.1MOSFET之間的失配 2.5.2寄生電容對(duì)頻率特性的影響 思考題 3抽樣數(shù)據(jù)電路 3.1開關(guān)電容電路和開關(guān)電流電路的基本分析方法 3.1.1開關(guān)電容電路的時(shí)域分析 3.1.2開關(guān)電流電路的時(shí)域分析 3.1.3抽樣數(shù)據(jù)電路的頻域分析 3.2開關(guān)電容電路 3.2.1開關(guān)電容單元電路 3.2.2開關(guān)電容電路的特點(diǎn) 3.2.3非理想因素的影響 3.3開關(guān)電流電路 3.3.1開關(guān)電流單元電路 3.3.2開關(guān)電流電路的特點(diǎn) 3.3.3非理想因素的影響 思考題 4A/D轉(zhuǎn)換器與D/A轉(zhuǎn)換器 4.1概述 4.1.1電子系統(tǒng)中的A/D與D/A轉(zhuǎn)換 4.1.2A/D與D/A轉(zhuǎn)換器的基本原理 4.1.3A/D與D/A轉(zhuǎn)換器的性能指標(biāo) 4.1.4A/D與D/A轉(zhuǎn)換器的分類 4.1.5A/D與D/A轉(zhuǎn)換器中常用的數(shù)碼類型 4.2高速A/D轉(zhuǎn)換器 4.2.1全并行結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.2兩步結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.3插值與折疊結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.4流水線結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.5交織結(jié)構(gòu)A/D轉(zhuǎn)換器 4.3高精度A/D轉(zhuǎn)換器 4.3.1逐次逼近型A/D轉(zhuǎn)換器 4.3.2雙斜率積分型A/D轉(zhuǎn)換器 4.3.3過采樣ΣΔA/D轉(zhuǎn)換器 4.4D/A轉(zhuǎn)換器 4.4.1電阻型D/A轉(zhuǎn)換器 4.4.2電流型D/A轉(zhuǎn)換器 4.4.3電容型D/A轉(zhuǎn)換器 思考題 5集成濾波器 5.1引言 5.1.1濾波器的數(shù)學(xué)描述 5.1.2濾波器的頻率特性 5.1.3濾波器設(shè)計(jì)的逼近方法 5.2連續(xù)時(shí)間濾波器 5.2.1連續(xù)時(shí)間濾波器的設(shè)計(jì)方法 5.2.2跨導(dǎo)電容（GmC）連續(xù)時(shí)間濾波器 5.2.3連續(xù)時(shí)間濾波器的片上自動(dòng)調(diào)節(jié)電路 5.3對(duì)數(shù)域?yàn)V波器 5.3.1對(duì)數(shù)域電路概念及其特點(diǎn) 5.3.2對(duì)數(shù)域電路基本單元 5.3.3對(duì)數(shù)域?yàn)V波器 5.4抽樣數(shù)據(jù)濾波器 5.4.1設(shè)計(jì)方法 5.4.2SZ域映射 5.4.3開關(guān)電容電路轉(zhuǎn)換為開關(guān)電流電路的方法 思考題 6收發(fā)器與射頻前端電路 6.1通信系統(tǒng)中的射頻收發(fā)器 6.2集成收信器 6.2.1外差式接收與鏡像信號(hào) 6.2.2復(fù)數(shù)信號(hào)處理 6.2.3收信器前端結(jié)構(gòu) 6.3集成發(fā)信器 6.3.1上變換器 6.3.2發(fā)信器結(jié)構(gòu) 6.4收發(fā)器的技術(shù)指標(biāo) 6.4.1噪聲性能 6.4.2靈敏度 6.4.3失真特性與線性度 6.4.4動(dòng)態(tài)范圍 6.5射頻電路設(shè)計(jì) 6.5.1晶體管模型與參數(shù) 6.5.2噪聲 6.5.3集成無源器件 6.5.4低噪聲放大器 6.5.5混頻器 6.5.6頻率綜合器 6.5.7功率放大器 思考題 7CMOS集成電路制造工藝及版圖設(shè)計(jì) 7.1集成電路制造工藝簡(jiǎn)介 7.1.1單晶生長(zhǎng)與襯底制備 7.1.2光刻 7.1.3氧化 7.1.4擴(kuò)散及離子注入 7.1.5化學(xué)氣相淀積（CVD） 7.1.6接觸與互連 7.2CMOS工藝流程與集成電路中的元件 7.2.1硅柵CMOS工藝流程 7.2.2CMOS集成電路中的無源元件 7.2.3CMOS集成電路中的寄生效應(yīng) 7.3版圖設(shè)計(jì) 7.3.1硅柵CMOS集成電路的版圖構(gòu)成 7.3.2版圖設(shè)計(jì)規(guī)則 7.3.3CMOS版圖設(shè)計(jì)技術(shù) 思考題
標(biāo)簽： 模擬集成電路
上傳時(shí)間： 2013-11-13
上傳用戶：chengxin
基于對(duì)信號(hào)的周期平穩(wěn)統(tǒng)計(jì)量的分析，提出了一種高斯白噪聲信道下的盲信噪比估計(jì)方法。對(duì)信號(hào)的調(diào)制方式?jīng)]有要求，也不需要發(fā)送端發(fā)送己知數(shù)據(jù)。
上傳時(shí)間： 2013-11-07
上傳用戶：hakim
基于數(shù)字微鏡器件（Digital Micro-mirror Device，DMD）的哈達(dá)瑪變換光譜技術(shù)是一種新型的光譜成像技術(shù)，在國(guó)內(nèi)很少有專門的文獻(xiàn)介紹[1-3]。文中先介紹了本實(shí)驗(yàn)采用的哈達(dá)瑪光譜儀樣機(jī)的原理以及哈達(dá)瑪成像光譜儀優(yōu)于傳統(tǒng)模板的獨(dú)特之處，即獲得多通道高能量高信噪比的光譜數(shù)據(jù)，然后描述對(duì)采集到的數(shù)據(jù)做高信噪比，高分辨率壓縮處理，最后說明此方法實(shí)時(shí)性強(qiáng)、圖像失真小、實(shí)用價(jià)值高、應(yīng)用范圍廣。
標(biāo)簽： 哈達(dá) 變換光譜儀 壓縮系統(tǒng)
上傳時(shí)間： 2013-11-25
上傳用戶：eastimage
為了使計(jì)算機(jī)能更好的識(shí)別人臉表情，對(duì)基于Gabor小波變換的人臉表情識(shí)別方法進(jìn)行了研究。首先對(duì)包含表情區(qū)域的靜態(tài)灰度圖像進(jìn)行預(yù)處理，包括對(duì)確定的人臉表情區(qū)域進(jìn)行尺寸和灰度歸一化，然后利用二維Gabor小波變換提取臉部表情特征，使用快速PCA方法對(duì)提取的Gabor小波特征初步降維。再在低維的空間中，利用Fisher準(zhǔn)則提取那些有利于分類的特征，最后用SVM分類器進(jìn)行分類。實(shí)驗(yàn)結(jié)果表明，上述提出的方法比傳統(tǒng)的方法識(shí)別速度更快，能達(dá)到實(shí)時(shí)性的要求，并且具有很好的魯棒性，識(shí)別率高。
上傳時(shí)間： 2013-11-08
上傳用戶：小眼睛LSL
基于0．25gm PHEMT工藝，給出了兩個(gè)高增益K 波段低噪聲放大器．放大器設(shè)計(jì)中采用了三級(jí)級(jí)聯(lián)增加?xùn)艑挼碾娐方Y(jié)構(gòu)，通過前級(jí)源極反饋電感的恰當(dāng)選取獲得較高的增益和較低的噪聲；采用直流偏置上加阻容網(wǎng)絡(luò)，用來消除低頻增益和振蕩；三級(jí)電路通過電阻共用一組正負(fù)電源，使用方便，且電路性能較好，輸入輸出駐波比小于2．0；功率增益達(dá)24dB；噪聲系數(shù)小于3．5dB．兩個(gè)放大器都有較高的動(dòng)態(tài)范圍和較小的面積，放大器ldB壓縮點(diǎn)輸出功率大于15dBm；芯片尺寸為1mm×2mm×0．1mm．該放大器可以應(yīng)用在24GHz汽車?yán)走_(dá)前端和26．5GHz本地多點(diǎn)通信系統(tǒng)中．
上傳時(shí)間： 2014-12-23
上傳用戶：masochism
摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問 題。 1) 時(shí)鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時(shí)來達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開頭有一個(gè)用于同步檢測(cè)的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來很多的困擾。 我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測(cè)出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過采樣 點(diǎn)依次相差90°相位。通過存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間： 2013-12-17
上傳用戶：xg262122
PCB 布線原則連線精簡(jiǎn)原則連線要精簡(jiǎn)，盡可能短，盡量少拐彎，力求線條簡(jiǎn)單明了，特別是在高頻回路中，當(dāng)然為了達(dá)到阻抗匹配而需要進(jìn)行特殊延長(zhǎng)的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進(jìn)行設(shè)計(jì)，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導(dǎo)線的寬度和導(dǎo)線面積以及導(dǎo)電電流的關(guān)系（軍品標(biāo)準(zhǔn)），可以根據(jù)這個(gè)基本的關(guān)系對(duì)導(dǎo)線寬度進(jìn)行適當(dāng)?shù)目紤]。印制導(dǎo)線最大允許工作電流（導(dǎo)線厚50um，允許溫升10℃）導(dǎo)線寬度（Mil） 導(dǎo)線電流（A） 其中:K 為修正系數(shù)，一般覆銅線在內(nèi)層時(shí)取0.024，在外層時(shí)取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識(shí)點(diǎn)比較多，例如銅膜線的拐彎處應(yīng)為圓角或斜角（因?yàn)楦哳l時(shí)直角或者尖角的拐彎會(huì)影響電氣性能）雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、 通常一個(gè)電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等，地線的設(shè)計(jì)原則如下：1、 正確的單點(diǎn)和多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHZ 時(shí)，如果采用一點(diǎn)接地，其地線的長(zhǎng)度不應(yīng)超過波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。2、 數(shù)字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應(yīng)盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強(qiáng)，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應(yīng)該分開布局布線。3、 接地線應(yīng)盡量加粗若接地線用很細(xì)的線條，則接地電位會(huì)隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm 以上。4、 接地線構(gòu)成閉環(huán)路只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會(huì)更好¡���?原原則上每個(gè)集成電路芯片都應(yīng)布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個(gè)個(gè)芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。���?對(duì)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，ÈRA、¡ROM存存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線¡三¡過過孔設(shè)¼在高ËPCB設(shè)設(shè)計(jì)中，看似簡(jiǎn)單的過孔也往往會(huì)給電路的設(shè)計(jì)帶來很大的負(fù)面效應(yīng)，為了減小過孔的寄生效應(yīng)帶來的不利影響，在設(shè)計(jì)中可以盡量做到£���?從從成本和信號(hào)質(zhì)量?jī)煞矫鎭砜紤]，選擇合理尺寸的過孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設(shè)設(shè)計(jì)來說，選Ó10/20mi（（鉆¿焊焊盤）的過孔較好，對(duì)于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過孔。在目前技術(shù)條件下，很難使用更小尺寸的過孔了（當(dāng)孔的深度超過鉆孔直徑µ6倍倍時(shí)，就無法保證孔壁能均勻鍍銅）；對(duì)于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數(shù)¡���? PCB板板上的信號(hào)走線盡量不換層，即盡量不要使用不必要的過孔¡���?電電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好¡���?在在信號(hào)換層的過孔附近放置一些接地的過孔，以便為信號(hào)提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方¡?可可用串一個(gè)電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設(shè)設(shè)置電流阻尼¡?使使用滿足系統(tǒng)要求的最低頻率時(shí)鐘¡?時(shí)時(shí)鐘應(yīng)盡量靠近到用該時(shí)鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量短¡?石石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線¡?時(shí)時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)ÀI/O線線和接插件¡?時(shí)時(shí)鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅(qū)驅(qū)動(dòng)電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對(duì)進(jìn)ÈPCB的的信號(hào)要加濾波，從高噪聲區(qū)來的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射¡? MCU無無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號(hào)對(duì)外的發(fā)射與耦合¡?印印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠(yuǎn)一些¡?單單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘¡?對(duì)¶A/D類類器件，數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關(guān)關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地，高速線要短要直¡?對(duì)對(duì)噪聲敏感的線不要與大電流，高速開關(guān)線并行¡?弱弱信號(hào)電路，低頻電路周圍不要形成電流環(huán)路¡?任任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小¡?每每個(gè)集成電路有一個(gè)去藕電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲(chǔ)能電容，使用管狀電容時(shí)，外殼要接地¡?對(duì)對(duì)干擾十分敏感的信號(hào)線要設(shè)置包地，可以有效地抑制串?dāng)_¡?信信號(hào)在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所有器件的標(biāo)稱延遲時(shí)間¡環(huán)境效應(yīng)原Ô要注意所應(yīng)用的環(huán)境，例如在一個(gè)振動(dòng)或者其他容易使板子變形的環(huán)境中采用過細(xì)的銅膜導(dǎo)線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應(yīng)圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線設(shè)計(jì)要考慮組裝是否方便，例如印制板上有大面積地線和電源線區(qū)時(shí)（面積超¹500平平方毫米），應(yīng)局部開窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計(jì)，例如元件的焊接點(diǎn)用焊盤來表示，這些焊盤（包括過孔）均會(huì)自動(dòng)不上阻焊油，但是如用填充塊當(dāng)表貼焊盤或用線段當(dāng)金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯(cuò)誤£SMD器器件的引腳與大面積覆銅連接時(shí)，要進(jìn)行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應(yīng)力集Ö而導(dǎo)致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時(shí)，必須做一個(gè)孔蓋，以防止焊錫流出等。經(jīng)濟(jì)原則遵循該原則要求設(shè)計(jì)者要對(duì)加工，組裝的工藝有足夠的認(rèn)識(shí)和了解，例È5mil的的線做腐蝕要±8mil難難，所以價(jià)格要高，過孔越小越貴等熱效應(yīng)原則在印制板設(shè)計(jì)時(shí)可考慮用以下幾種方法：均勻分布熱負(fù)載、給零件裝散熱器，局部或全局強(qiáng)迫風(fēng)冷。從有利于散熱的角度出發(fā)，印制板最好是直立安裝，板與板的距離一般不應(yīng)小Ó2c，，而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則£同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號(hào)晶體管、小規(guī)模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時(shí)對(duì)其他器件溫度的影響。對(duì)溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設(shè)備的µ部），千萬不要將它放在發(fā)熱器件的正上方，多個(gè)器件最好是在水平面上交錯(cuò)布局¡設(shè)備內(nèi)印制板的散熱主要依靠空氣流動(dòng)，所以在設(shè)計(jì)時(shí)要研究空氣流動(dòng)的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過降額使用，做等溫處理等方法也是熱設(shè)計(jì)中經(jīng)常使用的手段¡
上傳時(shí)間： 2013-11-24
上傳用戶：氣溫達(dá)上千萬的
為研究功率型鋰離子電池性能，對(duì)某35 Ah功率型鋰離子電池單體進(jìn)行了充放電特性試驗(yàn)和分析，由此獲得功率型電池在不同溫度和不同倍率下的充放電特性、內(nèi)阻特性和溫升特性。研究結(jié)果表明，低溫下電池的充放電內(nèi)阻較大，充放電性能衰減顯著；常溫下電池的內(nèi)阻較小，充放電溫升較小，大電流充放電的容量穩(wěn)定性好，質(zhì)量比能量高，作為電傳動(dòng)車輛主要或輔助動(dòng)力源具有良好的應(yīng)用前景。
上傳時(shí)間： 2013-11-13
上傳用戶：清風(fēng)冷雨
光電二極管可分為兩類：具高電容 (30pF 至 3000pF)的大面積光電二極管和具相對(duì)較低電容 (10pF 或更小)的較小面積光電二極管
上傳時(shí)間： 2013-11-21
上傳用戶：firstbyte
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
