摘要院提出了一種采用IPM大功率模塊實(shí)現(xiàn)的高分辨率調(diào)壓電源的設(shè)計(jì)方法。該方法采用粗堯細(xì)調(diào)節(jié)的方式實(shí)現(xiàn)了高分辨率的電壓調(diào)節(jié)。重點(diǎn)介紹了逆變方式下粗細(xì)調(diào)節(jié)部分相位一致問題，驗(yàn)結(jié)果表明這種方法切實(shí)可行。
標(biāo)簽： 高分辨率 單相交流 調(diào)壓 電源設(shè)計(jì)
上傳時(shí)間： 2013-07-01
上傳用戶：linlin
國家精品課程交大電路課件 全套 320ppt演示文稿
上傳時(shí)間： 2013-06-06
上傳用戶：bhqrd30
提出了基于IMAQ Vision Assistant 的印刷電路板上電子元件缺件檢測(cè)方法。該方法首先對(duì)被檢測(cè)的印刷電路板圖像進(jìn)行校正，然后主要利用IMAQ Vision Assistant 的模板匹
標(biāo)簽： IMAQ 印刷電路板 電子元件 檢測(cè)
上傳時(shí)間： 2013-06-29
上傳用戶：372825274
隨著科學(xué)技術(shù)水平的不斷提高，在科研和生產(chǎn)過程中為了更加真實(shí)的反映被測(cè)對(duì)象的性質(zhì)，對(duì)測(cè)試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測(cè)試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實(shí)際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴(kuò)展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點(diǎn)，已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計(jì)了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細(xì)介紹了USB總線協(xié)議，然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測(cè)等幾個(gè)方面，詳細(xì)闡述了系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器，提供兩條模擬信號(hào)通道，可以同時(shí)采集雙路信號(hào)，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細(xì)介紹了其在SlaveFIFO接口模式下的電路設(shè)計(jì)和程序設(shè)計(jì)。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制，控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換，并產(chǎn)生其中的邏輯控制信號(hào)和時(shí)序信號(hào)。同時(shí)應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計(jì)，主要包括FPGA芯片中的邏輯、時(shí)序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動(dòng)程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發(fā)平臺(tái)，雖然增加了復(fù)雜程度，但是軟件執(zhí)行效率及重用性均得到提高。 最后，應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測(cè)試標(biāo)準(zhǔn)信號(hào)及電木的導(dǎo)熱系數(shù)，以驗(yàn)證測(cè)試系統(tǒng)的可靠信與準(zhǔn)確性。
標(biāo)簽： FPGA USB 接口 數(shù)據(jù)采集
上傳時(shí)間： 2013-04-24
上傳用戶：鳳臨西北
本文分析了當(dāng)代高精度地震勘探數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，研究了數(shù)據(jù)采集的A/D方法及理論、現(xiàn)場(chǎng)可編程門陣列(Field Programmable GateArray，F(xiàn)PGA)技術(shù)的發(fā)展及原理，串口通信的原理及實(shí)現(xiàn)。在此基礎(chǔ)上，探討了采用FPGA控制24位△∑模數(shù)轉(zhuǎn)換器來實(shí)現(xiàn)高精度地震勘探數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)思路，對(duì)探測(cè)傳感器或檢波器后端數(shù)據(jù)采集系統(tǒng)的信號(hào)A/D轉(zhuǎn)換、FPGA與外部接口設(shè)計(jì)、串口數(shù)據(jù)通信做了詳細(xì)的研究，尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發(fā)和設(shè)計(jì)，整個(gè)接口控制模塊采用VHDL語言編寫，并同時(shí)將ROM、FIFO等數(shù)字邏輯模塊一起集成到一片F(xiàn)PGA芯片當(dāng)中，并在Quartus Ⅱ6.0的開發(fā)平臺(tái)上通過了軟件仿真，時(shí)序仿真結(jié)果達(dá)到了系統(tǒng)要求。
標(biāo)簽： 高精度 地震勘探 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-05-21
上傳用戶：yuele0123
stm32固件庫中文stm32固件庫中文.pdfstm32固件庫中文.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：qqoqoqo
├電力電子課件動(dòng)畫 13篇 6.4M PPT版.rar 電力電子課件 附動(dòng)畫、習(xí)題 第1章 電力電子器件概述 第2章 整流電路 第3章 直流斬波電路 第4章 交流電力控制電路和交-交變頻電路 第5章 逆變電路 第6章 脈寬調(diào)(PWM)技術(shù) 第7章 軟開關(guān)技術(shù) 第8章 組合變流電路
上傳時(shí)間： 2013-04-24
上傳用戶：t1213121
正交頻分復(fù)用(OFDM，Orthogonal Frequency Division Multiplexing)技術(shù)作為一種可以有效對(duì)抗信號(hào)波形間干擾的高速傳輸技術(shù)，引起了廣泛關(guān)注。它利用許多并行的、傳輸?shù)退俾蕯?shù)據(jù)的子載波來實(shí)現(xiàn)高速率的通信。它的特點(diǎn)是各子載波相互正交，所以擴(kuò)頻調(diào)制后的頻譜可以相互重疊，不但減小了子載波問的相互干擾，還大大提高了頻譜利用率。由于OFDM的高頻譜利用率、易于硬件實(shí)現(xiàn)、對(duì)抗頻率選擇性衰落和窄帶干擾的能力突出等優(yōu)點(diǎn)，它成為第四代移動(dòng)通信的首選技術(shù)，是當(dāng)前移動(dòng)通信技術(shù)研究的熱點(diǎn)問題。 本文概括的介紹了OFDM系統(tǒng)的基本概念、基本工作原理和關(guān)鍵技術(shù)，重點(diǎn)討論了如何在FPGA上實(shí)現(xiàn)OFDM低中頻收發(fā)信機(jī)。基于這些理論知識(shí)，確定了OFDM低中頻收發(fā)信機(jī)系統(tǒng)實(shí)現(xiàn)方案，并選擇ALTERA公司的Cyclone
標(biāo)簽： FPGA OFDM 全數(shù)字 收發(fā)信機(jī)
上傳時(shí)間： 2013-06-29
上傳用戶：水瓶kmoon5
隨著信息量的急劇增長，信息安全日益受到人們重視。移動(dòng)硬盤的出現(xiàn)使得數(shù)據(jù)的轉(zhuǎn)移和攜帶更加方便，但也不可避免的帶來了數(shù)據(jù)安全隱患。只要竊走了移動(dòng)硬盤，任何想竊取硬盤信息的人便可以輕松得逞，即使設(shè)置了類似訪問口令這樣的邏輯密鑰，要想破解也不是件難事。 一個(gè)完整的數(shù)據(jù)加解密系統(tǒng)應(yīng)該具備安全可靠的密碼認(rèn)證機(jī)制和數(shù)據(jù)加解密算法。本文基于MEMS強(qiáng)鏈、USB控制器和FPGA設(shè)計(jì)了一種USB接口的高效數(shù)據(jù)加解密系統(tǒng)，采用物理認(rèn)證并用硬件實(shí)現(xiàn)AES加密算法。普通IDE硬盤掛接該系統(tǒng)后成為安全性極高的加密USB移動(dòng)硬盤，其平均數(shù)據(jù)吞吐率接近普通U盤，達(dá)到10MB/s。
標(biāo)簽： USB 移動(dòng) 硬盤數(shù)據(jù) 加密技術(shù)
上傳時(shí)間： 2013-06-16
上傳用戶：1159797854
區(qū)截裝置測(cè)速法是現(xiàn)代靶場(chǎng)中彈丸測(cè)速的普遍方法，測(cè)時(shí)儀作為區(qū)截裝置測(cè)速系統(tǒng)的主要組成部分，其性能直接影響彈丸測(cè)速的可靠性和精度。本文根據(jù)測(cè)時(shí)儀的發(fā)展現(xiàn)狀，按照設(shè)計(jì)要求，設(shè)計(jì)了一種基于單片機(jī)和FPGA的高精度智能測(cè)時(shí)儀，系統(tǒng)工作穩(wěn)定、操作方便、測(cè)時(shí)精度可達(dá)25ns。 本文詳細(xì)給出了系統(tǒng)的設(shè)計(jì)方案。該方案提出了一種在后端用單片機(jī)處理干擾信號(hào)的新方法，簡(jiǎn)化了系統(tǒng)硬件電路的設(shè)計(jì)，提高了測(cè)時(shí)精度；提出了一種基于系統(tǒng)基準(zhǔn)時(shí)間的測(cè)時(shí)方案，相對(duì)于傳統(tǒng)的測(cè)時(shí)方法，該方案為分析試驗(yàn)過程提供了有效數(shù)據(jù)，進(jìn)一步提高了系統(tǒng)工作的可靠性；給出了一種輸入信息處理的有效方法，保證了系統(tǒng)工作的穩(wěn)定性。 本文設(shè)計(jì)了系統(tǒng)FPGA邏輯電路，包括輸入信號(hào)的整形濾波、輸入信號(hào)的捕捉、時(shí)基模塊、異步時(shí)鐘域間數(shù)據(jù)傳遞、與單片機(jī)通信、單片機(jī)I/O總線擴(kuò)展等；實(shí)現(xiàn)了系統(tǒng)單片機(jī)程序，包括單片機(jī)和。FPGA的數(shù)據(jù)交換、干擾信號(hào)排除和彈丸測(cè)速測(cè)頻算法的實(shí)現(xiàn)、LCD液晶菜單的設(shè)計(jì)和打印機(jī)的控制、FLASH的讀寫、上電后對(duì)FPGA的配置、與上位機(jī)的通信等；分析了系統(tǒng)的誤差因素，給出了系統(tǒng)的誤差和相對(duì)誤差的計(jì)算公式；通過實(shí)驗(yàn)室模擬測(cè)試以及靶場(chǎng)現(xiàn)場(chǎng)測(cè)試，結(jié)果表明系統(tǒng)工作可靠、精度滿足設(shè)計(jì)要求、人機(jī)界面友好。
標(biāo)簽： 高精度 儀的設(shè)計(jì)
上傳時(shí)間： 2013-07-25
上傳用戶：pwcsoft
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
