Butterworth函數(shù)的高階低通濾波器的有源設(shè)計
標(biāo)簽： Butterworth 函數(shù) 低通濾波器 有源
上傳時間： 2013-11-20
上傳用戶：旗魚旗魚
現(xiàn)代相控陣雷達為了保證空間功率合成精度需要高精度的雷達信號，設(shè)計實現(xiàn)了一種以AD9959為核心的高精度多通道雷達信號源。信號源利用多片AD9959產(chǎn)生32路正弦波、線性調(diào)頻以及相位編碼等多種信號形式，并設(shè)計采用AD8302對多路信號的幅度和相位進行檢測與調(diào)整。該信號源已應(yīng)用實際工程中，現(xiàn)場實驗結(jié)果表明，該信號源系統(tǒng)產(chǎn)生的高頻信號頻率穩(wěn)定度高、相位幅度一致性好，完全滿足對信號源的性能指標(biāo)的要求。
標(biāo)簽： 9959 AD 高精度 多通道
上傳時間： 2013-11-22
上傳用戶：lo25643
共源共柵級放大器可提供較高的輸出阻抗和減少米勒效應(yīng)，在放大器領(lǐng)域有很多的應(yīng)用。本文提出一種COMS工藝下簡單的高擺幅共源共柵偏置電路，且能應(yīng)用于任意電流密度。根據(jù)飽和電壓和共源共柵級電流密度的定義,本文提出器件寬長比與輸出電壓擺幅的關(guān)系,并設(shè)計一種高擺幅的共源共柵級偏置電路。
標(biāo)簽： CMOS 工藝 共源共柵 偏置電路
上傳時間： 2013-10-08
上傳用戶：debuchangshi
根據(jù)汽車發(fā)動機控制芯片的工作環(huán)境，針對常見的溫度失效問題，提出了一種應(yīng)用在發(fā)動機控制芯片中的帶隙基準(zhǔn)電壓源電路。該電路采用0.18 μm CMOS工藝，采用電流型帶隙基準(zhǔn)電壓源結(jié)構(gòu)，具有適應(yīng)低電源電壓、電源抑制比高的特點。同時還提出一種使用不同溫度系數(shù)的電阻進行高階補償?shù)姆椒ǎ瑢崿F(xiàn)了較寬溫度范圍內(nèi)的低溫度系數(shù)。仿真結(jié)果表明，該帶隙基準(zhǔn)電路在-50℃~+125℃的溫度范圍內(nèi)，實現(xiàn)平均輸出電壓誤差僅5.2 ppm/℃，可用于要求極端嚴格的發(fā)動機溫度環(huán)境。該電路電源共模抑制比最大為99 dB，可以有效緩解由發(fā)動機在不同工況下產(chǎn)生的電源紋波對輸出參考電壓的影響。
標(biāo)簽： 發(fā)動機 溫差 基準(zhǔn)電壓源 環(huán)境
上傳時間： 2014-01-09
上傳用戶：ecooo
種高精度數(shù)控直流電流源的設(shè)計與實現(xiàn)
標(biāo)簽： 高精度 數(shù)控直流 電流源
上傳時間： 2013-10-12
上傳用戶：時代電子小智
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準(zhǔn)電路。本文在原有Banba帶隙基準(zhǔn)電路的基礎(chǔ)上，通過采用共源共柵電流鏡結(jié)構(gòu)和引入負反饋環(huán)路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結(jié)果表明：在-40~100 ℃的溫度范圍內(nèi)，輸出電壓擺動僅為1.7 mV，在低頻時達到100 dB以上的電源抑制比（PSRR），整個電路功耗僅僅只有30 μA。可以很好地應(yīng)用在低功耗高電源抑制比的LDO芯片設(shè)計中。
標(biāo)簽： CMOS 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時間： 2013-10-27
上傳用戶：thesk123
0-50V高精度可程控直流精密電壓源
標(biāo)簽： 50 高精度 程控 直流
上傳用戶：jackandlee
在傳統(tǒng)正溫度系數(shù)電流基礎(chǔ)上,增加兩種不同材料的電阻以實現(xiàn)帶隙基準(zhǔn)的二階溫度補償,采用具有反饋偏置的折疊共源共柵運算放大器,使得所設(shè)計的帶隙基準(zhǔn)電路,具有較高的精度和溫度穩(wěn)定性。
標(biāo)簽： 高精度 帶隙基準(zhǔn)源
上傳時間： 2013-10-18
上傳用戶：604759954
超低漏失線性穩(wěn)壓器的技術(shù)關(guān)鍵，是基準(zhǔn)源模塊的設(shè)計，在對雙極型LDO穩(wěn)壓器進行分析的基礎(chǔ)上，提出了對其關(guān)鍵模塊基準(zhǔn)電壓源進行高精度的設(shè)計的方案。
標(biāo)簽： LDO 穩(wěn)壓器 電壓基準(zhǔn)源 分
上傳時間： 2013-12-07
上傳用戶：guojin_0704
摘要：采用共源共柵運算放大器作為驅(qū)動，設(shè)計了一種高電源抑制比和低溫度系數(shù)的帶隙基準(zhǔn)電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進行了仿真.仿真結(jié)果表明：在-25耀115益溫度范圍內(nèi)電路的溫漂系數(shù)為9.69伊10-6/益，電源抑制比達到-100dB，電源電壓在2.5耀4.5V之間時輸出電壓Vref的擺動為0.2mV，是一種有效的基準(zhǔn)電壓實現(xiàn)方法.關(guān)鍵詞：帶隙基準(zhǔn)電壓源；電源抑制比；溫度系數(shù)
標(biāo)簽： 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時間： 2013-11-19
上傳用戶：王成林。
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
