C++ 固定資產管理系統，可做課程設計。
標簽： 管理系統
上傳時間： 2015-11-07
上傳用戶：huql11633
用Delphi開發語言實現的對網絡鏈路層的連續ARQ協議的仿真。
標簽： Delphi ARQ 語言 網絡鏈路
上傳時間： 2015-04-02
上傳用戶：縹緲
高斯信道下二進制相移鍵控信號仿真MATLAB源程序
標簽： MATLAB 高斯 信道 二進制
上傳時間： 2013-12-23
上傳用戶：Divine
該工具用于使用MAXII CPLD實現了Target I2C功能,例程很全,包括Modelsim仿真
標簽： Modelsim Target MAXII CPLD
上傳時間： 2013-12-28
上傳用戶：tzl1975
AWGN信道下高斯噪聲干擾下GALILEO編碼譯碼系統性能仿真，包括誤碼率仿真
標簽： GALILEO AWGN 信道 仿真
上傳時間： 2016-12-18
上傳用戶：xmsmh
AWGN信道下高斯噪聲干擾下GPS編碼譯碼系統性能仿真，同時進行了誤碼率的仿真
標簽： AWGN GPS 信道 仿真
上傳時間： 2014-01-16
上傳用戶：xieguodong1234
例程中包含了matlab仿真的瑞利衰落信道產生，并對其分布情況也作了分析
標簽： matlab 仿真 瑞利衰落 信道
上傳時間： 2017-02-10
上傳用戶：gyq
LVDS技術： 低電壓差分訊號(LVDS)在對訊號完整性、低抖動及共模特性要求較高的系統中得到了廣泛的應用。本文針對LVDS與其他幾種介面標準之間的連接，對幾種典型的LVDS介面電路進行了討論
標簽： LVDS 差分 模 系統
上傳時間： 2014-01-13
上傳用戶：stvnash
altera Quartus II FSM使用 可設定時間波形，手動調整波形頻率。 (含電路)
標簽： Quartus altera FSM II
上傳時間： 2016-02-13
上傳用戶：kbnswdifs
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
標簽： 封裝 IC封裝 制程
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
蟲蟲下載站版權所有 京ICP備2021023401號-1
