亚洲国产成人精品一区二区,日韩va亚洲va欧洲va国产,新片速递亚洲合集欧美合集

點(diǎn)位

很高效的判斷組合數C(n,k)的奇偶性。巧妙的使用了位運算。時間復雜度為O(1). 避免使用大數類。

很高效的判斷組合數C(n,k)的奇偶性。巧妙的使用了位運算。時間復雜度為O(1). 避免使用大數類。

標簽： 組合位運算復雜度

上傳時間： 2016-12-01

上傳用戶：lizhen9880
（1）編制解n階線性代數方程組AX=b列主元三角分解法的通用程序. （2）用所編的程序解線性方程組.給出解向量,保留5位有效數.

（1）編制解n階線性代數方程組AX=b列主元三角分解法的通用程序. （2）用所編的程序解線性方程組.給出解向量,保留5位有效數.

標簽： 方程程序 AX 編制

上傳時間： 2014-01-02

上傳用戶：huannan88
n個正整數,將他們連接成一排,組成一個最大的多位整數企業發放的獎金根據利潤提成學生成績管理系統C源代碼一個整數

n個正整數,將他們連接成一排,組成一個最大的多位整數企業發放的獎金根據利潤提成學生成績管理系統C源代碼一個整數，它加上100后是一個完全平方數，再加上168又是一個完全平方數，請問該數是多少？有1、2、3、4個數字，能組成多少個互不相同且無重復數字的三位數？都是多少？

標簽： 整數正利潤連接

上傳時間： 2017-01-17

上傳用戶：懶龍1988
大整數問題設n是一個k（1≤k≤80）位的十進制正整數。問題1：對于給定的任意整數n

大整數問題設n是一個k（1≤k≤80）位的十進制正整數。問題1：對于給定的任意整數n，編程計算滿足p3+p2+3p≤n的位數為m的p的個數。問題2：對于給定的任意整數n，編程求解滿足p3+p2+3p≤n的p的最大值。要求：對于給定的每一個測試文件（形如：numberX_input.txt），分別生成一個結果文件（形如：numberX_out.txt）。比如，對于測試文件number1_input.txt，對應的結果文件為number1_out.txt。參考數據： (1) 若n=1908 ； p的最大值=12 (2) 若n= 2000000000000000000000000000002452458671514234457987956856； p的最大值= 12599210498948731647

標簽： 整數十進制正

上傳時間： 2017-01-17

上傳用戶：teddysha
是Nios II處理器下客製化指令的一個32位元浮點數除法器

是Nios II處理器下客製化指令的一個32位元浮點數除法器，可將兩IEEE 754格式的值進行相除

標簽： Nios 指令除法器

上傳時間： 2014-01-21

上傳用戶：star_in_rain
n!不為0的最后一位

n!不為0的最后一位，可以輸出千萬級別的階乘最后一位

標簽：

上傳時間： 2013-12-21

上傳用戶：許小華
　多旅行商問題(Multiple Traveling Salesperson Problem ,簡稱MTSP) 討論的是如何安排m( > 1 ) 位旅行商訪問n( > m ) 座城市,要

　多旅行商問題(Multiple Traveling Salesperson Problem ,簡稱MTSP) 討論的是如何安排m( > 1 ) 位旅行商訪問n( > m ) 座城市,要求每個城市只允許被訪問一次時,求解所有旅行商花費的費用和是最小(或最大) 的問題。MTSP 問題其實與單旅行商問題(Traveling Salesperson Problem ,簡稱TSP) 相似,但是由于添加了任何城市只要被某一旅行商訪問到即可這個附加條件,因而增加了問題復雜度。在以前使用遺傳算法(GA) 研究解決MTSP 問題時,通常采用標準的TSP 染色體和處理方法?，F 為解決MTSP 問題給出了一種新的染色體設計和相關的處理方法,并與以往的理論設計和計算性能進行比較。計算測試顯示,新的方法能夠獲得較小的查找空間,在許多方面,新的方法產生的解空間更好。

標簽： Salesperson Traveling Multiple Problem

上傳時間： 2013-12-17

上傳用戶：蟲蟲蟲蟲蟲蟲
　　（１）設計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz；6 N3 G8 k( U- @ n* A 　?。ǎ玻┯洈颠^程結束后

　?。ǎ保┰O計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz；6 N3 G8 k( U- @ n* A 　?。ǎ玻┯洈颠^程結束后，保存并顯示結果；

標簽： 9.999 KHz Hz G8

上傳時間： 2017-08-21

上傳用戶：LIKE
一﹑指標要求：. A: f5 b G A( d8 n 　?。ǎ保┰O計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz；6 N3 G8 k( U- @ n* A 　　（２）記數過程結束

一﹑指標要求：. A: f5 b G A( d8 n 　?。ǎ保┰O計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz；6 N3 G8 k( U- @ n* A 　　（２）記數過程結束后，保存并顯示結果；

標簽： 9.999 KHz f5 d8

上傳時間： 2014-01-07

上傳用戶：妄想演繹師
基于FPGA的8位增強型CPU設計與驗證

隨著信息技術的發展，系統級芯片SoC(System on a Chip)成為集成電路發展的主流。SoC技術以其成本低、功耗小、集成度高的優勢正廣泛地應用于嵌入式系統中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現，對SoC設計作了初步研究。在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上，按照至頂向下的模塊化的高層次設計流程，對8位CPU進行了頂層功能和結構的定義與劃分，并逐步細化了各個層次的模塊設計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。利用5種尋址方式完成了8位CPU的數據通路的設計規劃。利用有限狀態機及微程序的思想完成了控制通路的各個層次模塊的設計規劃。利用組合電路與時序電路相結合的思想完成了定時器，中斷以及串行接口的規劃。采用邊沿觸發使得一個機器周期對應一個時鐘周期，執行效率提高。使用硬件描述語言實現了各個模塊的設計。借助EDA工具ISE集成開發環境完成了各個模塊的編程、調試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現有單片機進行升級和擴展。本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執行效率指標上均優于傳統的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發出用戶需要的固核和硬核，可讀性好，易于擴展使用，易于升級，比較有實用價值。本設計通過FPGA驗證。

標簽： FPGA CPU 8位增強型

上傳時間： 2013-04-24

上傳用戶：jlyaccounts

<input id="yqmyc"></input>

<strike id="yqmyc"></strike>