很高效的判斷組合數(shù)C(n,k)的奇偶性。 巧妙的使用了位運算。時間復雜度為O(1). 避免使用大數(shù)類。
上傳時間： 2016-12-01
上傳用戶：lizhen9880
（1） 編制解n階線性代數(shù)方程組AX=b列主元三角分解法的通用程序. （2） 用所編的程序解線性方程組.給出解向量,保留5位有效數(shù).
上傳時間： 2014-01-02
上傳用戶：huannan88
n個正整數(shù),將他們連接成一排,組成一個最大的多位整數(shù) 企業(yè)發(fā)放的獎金根據(jù)利潤提成 學生成績管理系統(tǒng)C源代碼 一個整數(shù)，它加上100后是一個完全平方數(shù)，再加上168又是一個完全平方數(shù)，請問該數(shù)是多少？ 有1、2、3、4個數(shù)字，能組成多少個互不相同且無重復數(shù)字的三位數(shù)？都是多少？
上傳時間： 2017-01-17
上傳用戶：懶龍1988
大整數(shù)問題 設n是一個k（1≤k≤80）位的十進制正整數(shù)。 問題1：對于給定的任意整數(shù)n，編程計算滿足p3+p2+3p≤n的位數(shù)為m的p的個數(shù)。 問題2：對于給定的任意整數(shù)n，編程求解滿足p3+p2+3p≤n的p的最大值。 要求： 對于給定的每一個測試文件（形如：numberX_input.txt），分別生成一個結果文件（形如：numberX_out.txt）。比如，對于測試文件number1_input.txt，對應的結果文件為number1_out.txt。 參考數(shù)據(jù)： (1) 若n=1908 ； p的最大值=12 (2) 若n= 2000000000000000000000000000002452458671514234457987956856； p的最大值= 12599210498948731647
上傳時間： 2017-01-17
上傳用戶：teddysha
是Nios II處理器下客製化指令的一個32位元浮點數(shù)除法器，可將兩IEEE 754格式的值進行相除
上傳時間： 2014-01-21
上傳用戶：star_in_rain
n!不為0的最后一位，可以輸出千萬級別的階乘最后一位
標簽：
上傳時間： 2013-12-21
上傳用戶：許小華
多旅行商問題(Multiple Traveling Salesperson Problem ,簡稱MTSP) 討論的是如何安排m( > 1 ) 位旅行商訪問n( > m ) 座城市,要求每個城市只允許被訪問一次時,求解所有旅行商花費的費用和是最小(或最大) 的問題。MTSP 問題其實與單 旅行商問題(Traveling Salesperson Problem ,簡稱TSP) 相似,但是由于添加了任何城市只要被某一旅行商訪問到即可這個附加條 件,因而增加了問題復雜度。在以前使用遺傳算法(GA) 研究解決MTSP 問題時,通常采用標準的TSP 染色體和處理方法。現(xiàn) 為解決MTSP 問題給出了一種新的染色體設計和相關的處理方法,并與以往的理論設計和計算性能進行比較。計算測試顯 示,新的方法能夠獲得較小的查找空間,在許多方面,新的方法產(chǎn)生的解空間更好。
標簽： Salesperson Traveling Multiple Problem
上傳時間： 2013-12-17
上傳用戶：蟲蟲蟲蟲蟲蟲
?。ǎ保┰O計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz；6 N3 G8 k( U- @ n* A ?。ǎ玻┯洈?shù)過程結束后，保存并顯示結果；
上傳時間： 2017-08-21
上傳用戶：LIKE
一﹑指標要求：. A: f5 b G A( d8 n ?。ǎ保┰O計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz；6 N3 G8 k( U- @ n* A （２）記數(shù)過程結束后，保存并顯示結果；
上傳時間： 2014-01-07
上傳用戶：妄想演繹師
隨著信息技術的發(fā)展，系統(tǒng)級芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應用于嵌入式系統(tǒng)中。通過對8位增強型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現(xiàn)，對SoC設計作了初步研究。 在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上，按照至頂向下的模塊化的高層次設計流程，對8位CPU進行了頂層功能和結構的定義與劃分，并逐步細化了各個層次的模塊設計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設計規(guī)劃。利用有限狀態(tài)機及微程序的思想完成了控制通路的各個層次模塊的設計規(guī)劃。利用組合電路與時序電路相結合的思想完成了定時器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個機器周期對應一個時鐘周期，執(zhí)行效率提高。使用硬件描述語言實現(xiàn)了各個模塊的設計。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。 設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現(xiàn)有單片機進行升級和擴展。 本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執(zhí)行效率指標上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴展使用，易于升級，比較有實用價值。本設計通過FPGA驗證。
上傳時間： 2013-04-24
上傳用戶：jlyaccounts
