圖形話介面顯示設(shè)計(jì), 主要透過Embedded Visual C
標(biāo)簽： Embedded Visual
上傳時(shí)間： 2016-04-25
上傳用戶：weiwolkt
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
clock_spliter 採用彈性設(shè)計(jì) , 可調(diào)整週期寬度.
標(biāo)簽： clock_spliter
上傳時(shí)間： 2013-12-27
上傳用戶：TF2015
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時(shí)間： 2014-01-17
上傳用戶：ljt101007
《Windows 95 系統(tǒng)程式設(shè)計(jì) 大奧秘》PDF書含例子 .rar是候捷翻譯的一本好書
標(biāo)簽： Windows 95
上傳時(shí)間： 2014-11-14
上傳用戶：hakim
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時(shí)間： 2016-06-13
上傳用戶：bjgaofei
javascript範(fàn)例show 表單設(shè)計(jì).動(dòng)態(tài)表現(xiàn)
標(biāo)簽： javascript show
上傳時(shí)間： 2016-07-02
上傳用戶：pompey
提供tiff檔案的讀取與轉(zhuǎn)換！內(nèi)含lib與dll及標(biāo)題檔等資料供設(shè)計(jì)者參考！
標(biāo)簽： tiff lib dll
上傳時(shí)間： 2016-08-11
上傳用戶：王小奇
內(nèi)容為DEV C++物件導(dǎo)向程式設(shè)計(jì)的PPT,說明淺顯易懂,希望對各位有所幫助
標(biāo)簽： DEV 程式
上傳時(shí)間： 2014-08-09
上傳用戶：qunquan
多工器ｖｅｒｉｌｏｇ設(shè)計(jì)1對多快速解碼提供控制功能
標(biāo)簽： 控制功能
上傳時(shí)間： 2014-01-16
上傳用戶：GavinNeko
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
