學生信息管理系統,學生信息管理系統，在VC++環境下的學生信息管理系統 ，有點簡單，但是對於初學者還是不錯的。
上傳時間： 2014-09-01
上傳用戶：bcjtao
L4_1.m: SVD轉換(程式) L4_2.m: 影像轉換的能量集中能力(程式) L4_3a.m: 小波轉換之多重解析架構(程式) L4_3b.m: 小波轉換係數與影像的方向性(程式) energy.m: 能量集中(函式) L4_1.bmp: 影像檔 L4_2.bmp: 影像檔 L4_3b.bmp: 影像檔 woman.mat: Matlab的矩陣變數檔
上傳時間： 2013-11-28
上傳用戶：koulian
L3_1.m: 純量量化器的設計(程式) L3_2.m: 量化造成的假輪廓(程式) L3_3.m: 向量量化器之碼簿的產生(程式) L3_4.m: 利用LBG訓練三個不同大小與維度的碼簿並分別進行VQ(程式) gau.m: ML量化器設計中分母的計算式(函式) gau1.m: ML量化器設計中分子的計算式(函式) LBG.m: LBG訓練法(函式) quantize.m:高斯機率密度函數的非均勻量化(函式) VQ.m: 向量量化(函式) L3_2.bmp: 影像檔 lena.mat: Matlab的矩陣變數檔
上傳時間： 2013-12-26
上傳用戶：jiahao131
堆積（heap）是樹結構的第三種型態。堆積是一棵二元樹，其左右子樹節點的值均較其父母節點的值小。堆積的根節點值保證是該樹最大值。這中堆績稱為最大堆績。堆積的子樹可擺在左邊當左子樹，也可擺在右邊當右子樹，因此左右子樹俱有相同的性質。
上傳時間： 2017-05-30
上傳用戶：wkchong
無意間在網上找到這本書,已經絕版了也很難找到所以放上來分享給大家,提供大家學習 本書對SCSI的介紹偏重於軟件開發方面。在介紹了SCSI的基本概念後，介紹了SCSI編程的程序化方法，並在DOS和Windows下研究了ASPI（高級SCSI編程接口），在Windows和Windows NT下研究了ASPI32的擴展，在介紹SCSI在UNIX平臺的應用時，把重點放在了Linux平臺上
上傳時間： 2014-01-07
上傳用戶：qunquan
一個強大的定時服務程序，因為經常會遇到要定時作同樣的一件事，但有時又會忘記，所以寫了這個服務程序，有點像Sql的Job定時一樣，可以設定多久執行一次。
標簽： 程序
上傳時間： 2017-06-25
上傳用戶：dbs012280
Smarty 入門 不過因為有針對舊有的內容做一些小調整，所以這次把它放回到自己的 Blog 裡。 序言 剛開始接觸樣版引擎的 PHP 設計師，聽到 Smarty 時，都會覺得很難。其實筆者也不例外，碰都不敢碰一下。但是後來在剖析 XOOPS 的程式架構時，開始發現 Smarty 其實並不難。只要將 Smarty 基礎功練好，在一般應用上就已經相當足夠了。當然基礎能打好，後面的進階應用也就不用怕了。 這次的更新，主要加上了一些概念性的東西，當然也有一些進階的技巧。不過這些也許早已深入大家的程式之中，如果有更好的觀點，也歡迎大家能夠回饋。
標簽： Smarty
上傳時間： 2014-12-01
上傳用戶：鳳臨西北
※使用方式： 1.解密方式 將所有加密的XML檔案放置在同一資料夾內 點兩下工具則為全部解密 解密後的副檔名為 .dec 2.加密方式 將所有解密的XML檔案放置在同一資料夾內 點兩下工具則為全部加密 加密以前請將副檔名改為 .e
標簽： Lineage-spz-xml
上傳時間： 2021-07-14
上傳用戶：323222222
設計高速電路必須考慮高速訊 號所引發的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學習，否則無法全盤了解儀器之功能，因而無法有效發揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規範也必須熟悉，像眼圖分析，探針 效應，抖動(jitter)測量規範及高速串列介面量測規範等實務技術，必須充分 了解研究學習，進而才可設計出優良之教學教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3． 把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
