<s id="qykye"></s> 基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示 9.5.1 脈沖周期的測量原理 9.5.2 周期計的工作原理 9.5.3 周期測量模塊的設計與實現 9.5.4 forever循環語句的使用方法 9.5.5 disable禁止語句的使用方法 9.5.6 時標信號發生模塊的設計與實現 9.5.7 周期計的Verilog-HDL描述 9.5.8 周期計的硬件實現 9.5.9 周期測量模塊的設計與實現之二 9.5.10 改進型周期計的Verilog-HDL描述 9.5.11 改進型周期計的硬件實現 9.5.12 兩種周期計的對比
標簽： Verilog-HDL 周期 9.5 脈沖
上傳時間： 2015-09-16
上傳用戶：皇族傳媒
基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示 9.6.1 脈沖高電平和低電平持續時間測量的工作原理 9.6.2 高低電平持續時間測量模塊的設計與實現 9.6.3 改進型高低電平持續時間測量模塊的設計與實現 9.6.4 begin聲明語句的使用方法 9.6.5 initial語句和always語句的使用方法 9.6.6 時標信號發生模塊的設計與實現 9.6.7 脈沖高低電平持續時間測量的Verilog-HDL描述 9.6.8 脈沖高低電平持續時間測量的硬件實現
標簽： Verilog-HDL 低電平 9.6 時間測量
上傳時間： 2013-11-30
上傳用戶：chenlong
基于Verilog-HDL的硬件電路的實現 9.7 步進電機的控制 9.7.1 步進電機驅動的邏輯符號 9.7.2 步進電機驅動的時序圖 9.7.3 步進電機驅動的邏輯框圖 9.7.4 計數模塊的設計與實現 9.7.5 譯碼模塊的設計與實現 9.7.6 步進電機驅動的Verilog-HDL描述 9.7.7 編譯指令-"宏替換`define"的使用方法 9.7.8 編譯指令-"時間尺度`timescale"的使用方法 9.7.9 系統任務-"$finish"的使用方法 9.7.10 步進電機驅動的硬件實現
標簽： Verilog-HDL 步進電機驅動 9.7 硬件電路
上傳時間： 2014-01-23
上傳用戶：拔絲土豆
基于Verilog-HDL的硬件電路的實現 9.8 基于256點陣的漢字顯示 9.8.1 單個靜止漢字顯示的設計原理及其仿真實現 9.8.2 單個靜止漢字顯示的硬件實現 9.8.3 多個靜止漢字顯示的設計原理及其硬件實現 9.8.4 單個運動漢字顯示的設計原理及其硬件實現 9.8.5 多個運動漢字顯示的設計原理及其硬件實現
標簽： Verilog-HDL 漢字顯示 9.8 256
上傳時間： 2013-12-31
上傳用戶：l254587896
基于峭度極大的ＩＣＡ算法 ，用于盲源分離
標簽： 算法
上傳時間： 2015-09-16
上傳用戶：lo25643
ＵＤＰ編程例子．采用ＪＡＶＡ 網絡編程．
上傳時間： 2014-12-04
上傳用戶：英雄
uart16550 ＩＰ核 ＨＤＬ源代碼，對設計自己uart的人員和學習串口通訊有一定的參考價值！其中，附有詳細的所明文檔！
上傳時間： 2013-12-16
上傳用戶：jing911003
一個簡單的ＳＰＩ ＩＰ核，SPI Core Specifications 可以從說明文檔中找到！ The simple Serial Peripheral Interface core is an enhanced version of the Serial Peripheral Interface found on Motorola s M68HC11 family of CPUs. The Serial Peripheral Interface is a serial, synchronous communication protocol that requires a minimum of 3 wires. FEATURES: · Compatible with Motorola’s SPI specifications · Enhanced M68HC11 Serial Peripheral Interface · 4 entries deep read FIFO · 4 entries deep write FIFO · Interrupt generation after 1, 2, 3, or 4 transferred bytes · 8 bit WISHBONE RevB.3 Classic interface · Operates from a wide range of input clock frequencies · Static synchronous design · Fully synthesizable
標簽：
上傳時間： 2015-09-17
上傳用戶：TRIFCT
有向直線Ｋ中值問題 給定一條有向直線L以及L 上的n+1 個點x0<x1<x2<… <xn。有向直線L 上的每個點xi都有一個權 w(xi) 每條有向邊 (xi,xi-1)，也都有一個非負邊長d(xi,xi-1)。有向直線L 上的每個點xi 可以看作客戶，其服務需求量為w(xi) 。每條邊(xi,xi-1) 的邊長 , d(xi,xi-1) 可以看作運輸費用。如果在點xi 處未設置服務機構，則將點xi 處的服務需求沿有向邊轉移到點xj處服務機構需付出的服務轉移費用為w(xi)*d(xi,xj) 。在點0 x 處已設置了服務機構，現在要在直線L上增設k處服務機構，使得整體服務轉移費用最小。
上傳時間： 2014-01-14
上傳用戶：manlian
給定一棵樹T，樹中每個頂點u都有一個權w(u)，權可以是負數。現在要找到樹T的一個連通子圖使該子圖的權之和最大。
標簽： 樹
上傳時間： 2014-08-07
上傳用戶：yyq123456789
