SVPWM算法的DSP源碼，實現(xiàn)逆變輸出與電網(wǎng)電壓同頻同相，并能跟蹤市電幅值變化
上傳時間： 2013-07-20
上傳用戶：yd19890720
Multisim11.0加破解及漢化補丁
上傳時間： 2013-04-24
上傳用戶：franktu
FPGA布局算法和軟件位于工藝映射和布線之間，是一個承上啟下的階段，對最終的布通率和時序都有著重要的影響。 本論文的工作之一便是研究旨在提高布通率的布局算法。在研究了國內外裝箱和布局算法的基礎上，本文提出了一種新的結合了裝箱的布局算法框架，并稱之為"低溫交替改善的"布局算法。其基本思想是，在模擬退火的低溫階段交替的優(yōu)化裝箱和布局。本文給了基于學術界標準布局布線軟件VPR的一個軟件實現(xiàn)，并且提出了低溫的判定條件以及一種新的選擇待交換邏輯單元的方法。采用三種不同的裝箱算法作為布局輸入，基于VPR的低溫交替改善的布局算法實現(xiàn)，在布通率上，比VPR分別提高了21.3％、15.5％、10.7％。而帶來的平均額外時間開銷不到20％。 FPGA布局軟件實現(xiàn)對整個FPGA CAD流程的運行效率，算法的可擴展性也有著不可忽視的影響。現(xiàn)代FPGA有著多樣而復雜的邏輯和布線資源。而學術界的布局軟件'VPR所面向的FPGA卻只能處理十分簡單的FPGA結構，對于宏、總線、多時鐘等實際應用中很重要的部分都沒有考慮。本文提出了"邏輯單元層"的概念，用具有特定幾何結構的邏輯單元層來統(tǒng)一處理多種類型的邏輯資源。針對相對位置約束在現(xiàn)代FPGA布局軟件中的重要地位，我們提出了一種處理相對位置約束的方法。這些討論均已經(jīng)在面向Xilinx SpartanⅡ芯片布局的原型系統(tǒng)中得到了實現(xiàn)，初步證實了這些方法的可擴展性和實用性。
標簽： FPGA 布局 算法研究 軟件實現(xiàn)
上傳時間： 2013-06-21
上傳用戶：ezgame
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短，并且節(jié)省了大量的開發(fā)成本。目前FPGA的功能越來越強大，滿足了目前集成電路發(fā)展的新需求，但是其結構同益復雜，規(guī)模也越來越大，內部資源的種類也R益豐富，但同時也給測試帶來了困難，F(xiàn)PGA的發(fā)展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關盒布線資源的可測性設計，通過在FPGA內部加入一條移位寄存器鏈對開關盒進行配置編程，使得開關盒布線資源測試時間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規(guī)模電路進行了驗證，取得了很好的結果，是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進行了嚴格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個LC的測試配置，再結合SLICE內部兩個LC的連接關系得到一個SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時測試芯片內部所有的邏輯單元，使得FPGA內部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達100％，測試配置由配套編程工具產(chǎn)生，測試取得了完滿的結果。
上傳時間： 2013-06-29
上傳用戶：Thuan
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構，其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼，使平臺適用于具有嵌入硬核的FPGA架構，利用MCNC基準電路來測試這四種架構的性能。實驗結果表明：在以網(wǎng)線平均長度作為指標的測試中，通道寬度均勻分布的架構具有更短的布線長度、更優(yōu)的性能。
上傳時間： 2013-06-27
上傳用戶：xsnjzljj
論文設計了一種FPGA結構描述方法，解決了FPGA建模問題。FPGA結構描述方法包含邏輯單元信息，互連線信息等10部分。當采用不同的FPGA芯片進行布局布線時，只需要使用結構描述方法重新定義這種FPGA芯片的結構，不需要改變布局布線工具。 為了配合FPGA編程下載，論文改進了劃分網(wǎng)表算法，能夠生成LUT配置信息文件。改進了布局布線算法，能夠支持更多的商用FPGA結構特征，開發(fā)的布局布線工具在可布通性上和VPR接近，布局階段能夠減少21％的邏輯單元交換次數(shù)，它在布局布線之后生成內部連接信息，布局信息和布線信息。這些信息提供給布局布線的下一階段編程下載必要的支持，可以生成位流文件下載到FPGA中。
上傳時間： 2013-07-29
上傳用戶：氣溫達上千萬的
詳細描述了4個模塊化編程的實例，包括LED閃爍、led漸亮漸暗、電子時鐘。是從入門級到高級編程的一個很好實例示范
上傳時間： 2013-05-28
上傳用戶：yd19890720
數(shù)字信道化接收機具有監(jiān)視頻段寬、靈敏度高、動態(tài)范圍大和能夠處理多個同時到達信號等優(yōu)點，是當今雷達偵察接收機的主要研究方向。在數(shù)字信道化偵察接收系統(tǒng)中，從輸出中頻信號到變換至基帶信號的信號預處理部分主要有兩...
標簽： 寬帶 偵察接收機 數(shù)字信道化
上傳時間： 2013-06-16
上傳用戶：碉堡1234
一種基于FPGA的Deflate壓縮算法研究與實現(xiàn)
上傳時間： 2013-07-04
上傳用戶：dapangxie
基于FPGA的FIR數(shù)字濾波器算法研究與設計實現(xiàn)
標簽： FPGA FIR 數(shù)字濾波器 算法
上傳時間： 2013-06-30
上傳用戶：fengyujcyz
