PCI ExpressTM Architecture Add-in Card Compliance Checklist for the PCI Express Base 1.0A SpecificationThe PCI Special Interest Group disclaims all warranties and liability for the use of this document and the information contained herein and assumes no responsibility for any errors that may appear in this document, nor does the PCI Special Interest Group make a commitment to update the information contained herein.Contact the PCI Special Interest Group office to obtain the latest revision of this checklistQuestions regarding the ths document or membership in the PCI Special Interest Group may be forwarded tPCI Special Interest Group5440 SW Westgate Drive #217Portland, OR 97221Phone: 503-291-2569Fax: 503-297-1090 DISCLAIMERThis document is provided "as is" with no warranties whatsoever, including any warranty of merchantability, noninfringement, fitness for any particular purpose, or any warranty otherwise arising out of any proposal, specification, or sample. The PCI SIG disclaims all liability for infringement of proprietary rights, relating to use of information in this specification. No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted herein.
標簽： Architecture ExpressTM PCI
上傳時間： 2013-11-03
上傳用戶：gy592333
The Virtex-4 features, such as the programmable IDELAY and built-in FIFO support, simplifythe bridging of a high-speed, PCI-X core to large amounts of DDR-SDRAM memory. Onechallenge is meeting the PCI-X target initial latency specification. PCI-X Protocol Addendum tothe PCI Local Bus Specification Revision 2.0A ([Ref 6]) dictates that when a target signals adata transfer, "the target must do so within 16 clocks of the assertion of FRAME#." PCItermination transactions, such as Split Response/Complete, are commonly used to meet thelatency specifications. This method adds complexity to the design, as well as additional systemlatency. Another solution is to increase the ratio of the memory frequency to the PCI-X busfrequency. However, this solution increases the required power and clock resource usage.
上傳時間： 2013-11-24
上傳用戶：18707733937
紅外遙控鍵值解碼1602液晶顯示 紅外遙控器鍵值如下： 10 03 01 06 09 1D 1F 0D 19 1B 11 15 17 12 16 4C 40 48 04 00 02 05 54 4D 0A 1E 0E 1A 1C 14 0F 0C
上傳時間： 2016-04-17
上傳用戶：songnanhua
CAN51開發板功能 1、 USB或DC＋5V供電； 2、 89c52＋sja1000＋tja1050（tja1040）（p82c250）；89c52＋mcp2515＋tja1050（tja1040）（p82c250）；通過跳鍵選擇sja1000或 mcp2515，用戶任選一種CAN控制芯片； 3、 支持RS232/422/485總線與CAN總線相互轉換； 4、 CAN總線波特率可調：20，40，50，80，100，125，200，250，400，500，666，800，1000Kbit/s 5、 提供電路圖； 6、 提供源程序：basican和pelican模式（CAN2.0A和CAN2.0B），c語言和匯編語言，程序注釋詳盡； 7、 成對購買開發板可以實現：A開發板發送數據，B開發板接收數據，并把接收到的數據通過串口上傳到計算機顯示；A開發板上短路鍵的狀態，可以通過CAN總線發送給B開發板，通過B開發板LED燈的亮滅，顯示A開發板上短路鍵的狀態； 8、 提供技術支持，接受CAN開發項目；
上傳時間： 2016-11-22
上傳用戶：fxf126@126.com
汽車控制系統canbus通訊協議，2.0A,中文板，
上傳時間： 2017-03-18
上傳用戶：siguazgb
DATAS SEGMENT w dw 0 keybuf db 255 db 0 db 255 dup(0) ;定義鍵盤輸入需要的緩沖區 DATAS ENDS STACKS SEGMENT db 200 dup(?) STACKS ENDS CODES SEGMENT ASSUME CS:CODES,DS:DATAS,SS:STACKS START: MOV AX,DATAS MOV DS,AX mov dx,offset keybuf ;用0A號功能，輸入一個字符串 mov ah,0Ah ;用回車結束 int 21h mov dl,0Ah ;再進行換行，以便在下一行顯示轉換后的字符串 mov ah,2 int 21h ; push ax ; push dx ; mov dl,cl ; mov ah,02 ; int 21h ; pop dx ; pop ax mov bx,offset keybuf+1 ;取出字符串的字符個數，作為循環的次數 mov cl,[bx] mov ch,0 mov ax,0 again: inc bx mov ax,[w] push bx mov bx,16 mul bx pop bx ;是小寫字母，則轉換為大寫字母 mov [w],ax mov dl,[bx] ;取出一個字符， cmp dl,'9' jbe lab1 cmp dl,'F' jbe lab2 sub dl,32 lab2: sub dl ,07h lab1: sub dl,30h add [w],dx loop again mov ax,[w] mov bx,-1 push bx mov bx,10 lab3 :mov dx,0 div bx push dx cmp ax,0 jnz lab3 lab5: pop dx cmp dx,-1 jz lab4 add dl,30h mov ah,02 int 21h jmp lab5 ;循環，處理完整個字符串 lab4: MOV AH,4CH INT 21H CODES ENDS END START
標簽： 匯編
上傳時間： 2015-04-02
上傳用戶：wcc0310
The SP2526A device is a dual +3.0V to +5.5V USB Supervisory Power Control Switch ideal for self-powered and bus-powered Universal Serial Bus (USB) applications. Each switch has low on-resistance (110mΩ typical) and can supply 500mA minimum. The fault currents are limited to 1.0A typical and the flag output pin for each switch is available to indicate fault conditions to the USB controller. The thermal shutdown feature will prevent damage to the device when subjected to excessive current loads. The undervoltage lockout feature will ensure that the device will remain off unless there is a valid input voltage present.
標簽： High-Side Switch Power Dual USB
上傳時間： 2019-03-06
上傳用戶：bhitr
IP2161是一款集成 7 種、用于 USB 輸出端口的快充協議 IC，支持 7 種快充協議，包括 HVDCP QC3.0/QC2.0，FCP，AFC， SFCP，Apple 2.4A，BC1.2 以及三星 2.0A。 聯系人：唐云先生（銷售工程） 手機：13530452646(微信同號) 座機：0755-33653783 （直線） Q Q: 2944353362
上傳時間： 2019-03-18
上傳用戶：lryang
題目：基于51單片機的RS485從機系統設計 單片機接口資源配置： 1. 上電復位電路； 2. 晶振電路采用11.0592Mhz晶振； 3. 485接口電路（P3.7用于485芯片的收發控制，收發管腳接單片機的rxd和txd）； 4. P2口通過外部跳線接相應的高低電平，配置從機地址為組號； 5. P3.6外接一發光二極管（注意串聯電阻進行限流）； 6. P3.2外接一按鍵，斷開高電平，按下低電平； 7. 按鍵檢測采用外部中斷方式，下跳沿觸發； 8. 單片機定時器0以模式1（16位模式）工作，產生50ms的定時中斷，并在此基礎上設計一單片機內部時鐘（24小時制，能計數時、分、秒、50ms值）； 9. 單片機串行通信采用模式1非多機通信方式，采用9600波特率以串行中斷方式進行數據的收發通信，主機地址為0xF0，廣播地址為0xFF。 系統功能需求： 1. 系統配置和自檢功能： l 從機上電后進行初始化，通過讀取P2口進行從機地址配置； l 發光二極管以每秒一次的頻率閃爍（亮0.5秒，滅0.5秒）； l 檢測到一次按鍵按下操作后，熄滅發光二極管。 2. 數據接收和按鍵計時功能： l 從機接收主機程序（PC機上的串口調試程序）的按鍵允許命令幀并進行校驗； l 校驗正確并且目的地址是廣播地址或者本從機的地址，通過發光二極管長亮指示，并允許按鍵操作； l 按鍵按下后，盡可能準確記錄按鍵的動作時點（定時器的低8位、定時器的高8位、50ms值、秒、分、小時）； l 按鍵操作只能響應一次，重復按鍵操作不響應； l 按鍵的動作時點記錄后，發光二極管以每秒一次的頻率閃爍（亮0.5秒，滅0.5秒）。 3. 數據發送功能： l 從機接收主機程序發來的時鐘數據搜索命令幀并進行校驗； l 如果校驗正確并且數據幀的目的地址是本從機的地址，從機將前面記錄的按鍵動作時點數據（定時器的低8位、定時器的高8位、50ms值、秒、分、小時）按附錄中的時鐘數據返回幀的幀格式回傳給主機； l 時鐘數據返回幀回傳結束后，熄滅發光二極管。 4. 校驗和生成和檢測功能： l 發送數據幀時能自動生成數據幀校驗和； l 每幀數據在發送幀尾前，發送一字節的當前幀數據的校驗和； l 接收數據幀時能檢測校驗和并判斷接收數據是否正確。 附錄：幀定義 校驗和的計算：除去幀頭和幀尾后將幀中的其他數據求和并取低8位； 幀長：不計幀頭、幀尾和校驗和字節。 按鍵允許命令幀： 幀頭 幀長 目的地址 源地址 命令字 校驗和 幀尾 AA 04 FF F0 01 F4 66 時鐘數據搜索命令幀： 幀頭 幀長 目的地址 源地址 命令字 保留字 校驗和 幀尾 AA 05 01 F0 03 00 F9 66 時鐘數據返回幀： 幀頭 幀長 目的地址 源地址 命令字 TL0 TH0 50ms 秒 分 時 校驗和 幀尾 AA 0A F0 01 07 01 B6 09 03 00 00 C5 66 幀結構頭文件frame.h（內容如下） //幀格式定義 #define FRAME_HEAD 0xAA //幀頭 #define FRAME_FOOT 0x66 //幀尾 #define FRAME_LEN 0x00 //幀長 #define FRAME_DST_ADR 0x01 //目的地址 #define FRAME_SRC_ADR 0x02 //源地址 #define FRAME_CMD 0x03 //命令字 #define FRAME_DATA 0x04 //幀數據起始 //幀命令定義 #define READY 0x01 //按鍵允許命令 #define TIME_SERCH 0x03 //時鐘數據輪詢命令 #define TIME_BACK 0x07 //時鐘數據返回命令 //地址定義 #define BROAD_ADR 0xFF //廣播地址 #define MASTER_ADR 0xF0 //主機地址
上傳時間： 2020-06-18
上傳用戶：umuo
6601是一款集成多種用于USB輸出端口的快充協議芯片,支持的多種協議包括QC3.0/QC2.0(Quick Charge) ClassA/ClassB(36W),FCP, AFC,Apple 2.4A, BC1.2以及三星2.0A等。6601支持自動檢測設備類型和充電協議切換,自動響應快充協議請求: HL6601通過調接FB的Source/Sink電流來控制輸出電壓
標簽： fp6601q 快充協議 華為快充協議 qc2.0 qc3.0
上傳時間： 2022-02-21
上傳用戶：
