第一章 引論 1．1 計算機網(wǎng)絡(luò)和協(xié)議 1．1．1 計算機網(wǎng)絡(luò) 1．1．2 協(xié) 議 1．1．3 計算機網(wǎng)絡(luò)體系結(jié)構(gòu) 1．2 局域網(wǎng) 1．2．1 概 述 1．2．2 局域網(wǎng)協(xié)議 1．3 現(xiàn)場總線 1．3．1 背景和發(fā)展 1．3．2 概念和主要特點 1．4 控制器局部網(wǎng)(CAN) 1．4．1 CAN的分層結(jié)構(gòu) 1．4．2 邏輯鏈路控制(LLC)子層 1．4．3 媒體訪問控制(MAC)子層 1．4．4 物理層 第二章 CAN控制器及有關(guān)器件
標簽： CAN 總線原理 應用系統(tǒng) 寬
上傳時間： 2013-10-12
上傳用戶：qwer0574
一下就是pcb源博自動拼板開料系統(tǒng)下載資料介紹說明： 一、約定術(shù)語: 大板（Sheet）(也叫板料)：是制造印制電路板的基板材料，也叫覆銅板，有多種規(guī)格。如：1220X1016mm。 拼板（Panel）(也叫生產(chǎn)板)：由系統(tǒng)根據(jù)拼板設(shè)定的的范圍（拼板最大長度、最小長度和拼板最大寬度、最小寬度）自動生成； 套板（Unit）：有時是客戶定單的產(chǎn)品尺寸(Width*Height)；有時是由多個客戶定單的產(chǎn)品尺寸組成（當客戶定單的尺寸很小時即常說的連片尺寸）。一個套板由一個或多個單元（Pcs）組成； 單元（Pcs）: 客戶定單的產(chǎn)品尺寸。 套板間距（DX、DY）尺寸 ：套板在拼板中排列時，兩個套板之間的間隔。套板長度與長度方向之間的間隔叫DX尺寸；套板寬度與寬度方向之間的間隔叫DY尺寸。 拼板工藝邊（DX、DY）尺寸(也叫工作邊或夾板邊)：套板與拼板邊緣之間的尺寸。套板長度方向與拼板邊緣之間的尺寸叫DX工藝邊；套板寬度方向與拼板邊緣之間的尺寸叫DY工藝邊。 單元數(shù)/每套：每個套板包含有多少個單元 規(guī)定套板數(shù)：在開料時規(guī)定最大拼板包含多少個套板 套板混排：在一個拼板里面，允許一部份套板橫排，一部份套板豎排。 開料模式：開料后，每一種板材都有幾十種開料情況，甚至多達幾百種開料情況。怎樣從中選出最優(yōu)的方案？根據(jù)大部份PCB廠的開料經(jīng)驗，我們總結(jié)出了5種開料模式：1為單一拼板不混排；2為單一拼板允許混排；3、4、5開料模式都是允許二至三種拼板，但其排列的方式和計算的方法可能不同(從左上角開始向右面和下面分、從左到右、從上到下、或兩者結(jié)合)在后面的拼板合并 中有開料模式示意圖。其中每一種開料模式都選出一種最優(yōu)的方案，所以每一種板材就顯示5種開料方案。(選擇的原則是：在允許的拼板種類范圍內(nèi)，拼板數(shù)量最少、拼板最大、拼板的種類最少。) 二、 開料方式介紹(開料方式共有四個選項): 1、單一拼板：只開一種拼板。 2、最多兩種拼板：開料時最多有兩種拼板。 3、允許三種拼板：開料時最多可開出三種拼板。（也叫ABC板） 4、使用詳細算法：該選項主要作用：當套板尺寸很小時(如：50X20)，速度會比較慢，可以采用去掉詳細算法選項，速度就會比較快且利用率一般都一樣。建議：如產(chǎn)品尺寸小于50mm時，采用套板設(shè)定(即連片開料)進行開料，或去掉使用詳細算法選項進行開料。 三、 開料方法的選擇 1、常規(guī)開料:主要用于產(chǎn)品的尺寸就是套板尺寸，或人為確定了套板尺寸 直接輸入套板尺寸，確定套板間距（DX、DY）尺寸，確定拼板工藝邊（DX、DY）尺寸，選擇生產(chǎn)板材（板料）尺寸，用鼠標點擊開料（cut）按鈕即可開料。 2、套板設(shè)定開料（連片開料）：主要用于產(chǎn)品尺寸較小，由系統(tǒng)自動選擇最佳套板尺寸。 套板設(shè)定開料 可以根據(jù)套板的參數(shù)選擇不同套板來開料，從而確定那一種套板最好，利用率最高。從而提高板料利用率，又方便生產(chǎn)。
上傳時間： 2013-10-24
上傳用戶：saharawalker
已通過CE認證。（為什么要選擇經(jīng)過CE認證的編程器？） 程速度無與倫比,逼近芯片理論極限。 基本配置48腳流行驅(qū)動電路。所選購的適配器都是通用的（插在DIP48鎖緊座上），即支持同封裝所有類型器件，48腳及以下DIP器件無需適配器直接支持。通用適配器保證快速新器件支持。I/O電平由DAC控制，直接支持低達1.5V的低壓器件。 更先進的波形驅(qū)動電路極大抑制工作噪聲,配合IC廠家認證的算法,無論是低電壓器件、二手器件還是低品質(zhì)器件均能保證極高的編程良品率。編程結(jié)果可選擇高低雙電壓校驗,保證結(jié)果持久穩(wěn)固。 支持FLASH、EPROM、EEPROM、MCU、PLD等器件。支持新器件僅需升級軟件（免費）。可測試SRAM、標準TTL/COMS電路，并能自動判斷型號。 自動檢測芯片錯插和管腳接觸不良,避免損壞器件。 完善的過流保護功能,避免損壞編程器。 邏輯測試功能。可測試和自動識別標準TTL/CMOS邏輯電路和用戶自定義測試向量的非標準邏輯電路。 豐富的軟件功能簡化操作，提高效率，避免出錯，對用戶關(guān)懷備至。工程（Project）將用戶關(guān)于對象器件的各種操作、設(shè)置，包括器件型號設(shè)定、燒寫文件的調(diào)入、配置位的設(shè)定、批處理命令等保存在工程文件中，每次運行時一步進入寫片操作。器件型號選擇和文件載入均有歷史（History）記錄，方便再次選擇。批處理（Auto）命令允許用戶將擦除、查空、編程、校驗、加密等常用命令序列隨心所欲地組織成一步完成的單一命令。量產(chǎn)模式下一旦芯片正確插入CPU即自動啟動批處理命令，無須人工按鍵。自動序列號功能按用戶要求自動生成并寫入序列號。借助于開放的API用戶可以在線動態(tài)修改數(shù)據(jù)BUFFER，使每片芯片內(nèi)容均不同。器件型號選錯，軟件按照實際讀出的ID提示相近的候選型號。自動識別文件格式, 自動提示文件地址溢出。 軟件支持WINDOWS98/ME/NT/2000/XP操作系統(tǒng)（中英文）。 器件型號 編程(秒) 校驗(秒) P+V (s) Type 28F320W18 9 4.5 13.5 32Mb FLASH 28F640W30 18 9 27 64Mb FLASH AM29DL640E 38.3 10.6 48.9 64Mb FLASH MB84VD21182DA 9.6 2.9 12.5 16Mb FLASH MB84VD23280FA 38.3 10.6 48.9 64Mb FLASH LRS1381 13.3 4.6 19.9 32Mb FLASH M36W432TG 11.8 4.6 16.4 32Mb FLASH MBM29DL323TE 17.5 5.5 23.3 32Mb FLASH AT89C55WD 2.1 1 3.1 20KB MCU P89C51RD2B 4.6 0.9 5.5 64KB MCU
上傳時間： 2013-10-18
上傳用戶：suicoe
一下就是pcb源博自動拼板開料系統(tǒng)下載資料介紹說明： 一、約定術(shù)語: 大板（Sheet）(也叫板料)：是制造印制電路板的基板材料，也叫覆銅板，有多種規(guī)格。如：1220X1016mm。 拼板（Panel）(也叫生產(chǎn)板)：由系統(tǒng)根據(jù)拼板設(shè)定的的范圍（拼板最大長度、最小長度和拼板最大寬度、最小寬度）自動生成； 套板（Unit）：有時是客戶定單的產(chǎn)品尺寸(Width*Height)；有時是由多個客戶定單的產(chǎn)品尺寸組成（當客戶定單的尺寸很小時即常說的連片尺寸）。一個套板由一個或多個單元（Pcs）組成； 單元（Pcs）: 客戶定單的產(chǎn)品尺寸。 套板間距（DX、DY）尺寸 ：套板在拼板中排列時，兩個套板之間的間隔。套板長度與長度方向之間的間隔叫DX尺寸；套板寬度與寬度方向之間的間隔叫DY尺寸。 拼板工藝邊（DX、DY）尺寸(也叫工作邊或夾板邊)：套板與拼板邊緣之間的尺寸。套板長度方向與拼板邊緣之間的尺寸叫DX工藝邊；套板寬度方向與拼板邊緣之間的尺寸叫DY工藝邊。 單元數(shù)/每套：每個套板包含有多少個單元 規(guī)定套板數(shù)：在開料時規(guī)定最大拼板包含多少個套板 套板混排：在一個拼板里面，允許一部份套板橫排，一部份套板豎排。 開料模式：開料后，每一種板材都有幾十種開料情況，甚至多達幾百種開料情況。怎樣從中選出最優(yōu)的方案？根據(jù)大部份PCB廠的開料經(jīng)驗，我們總結(jié)出了5種開料模式：1為單一拼板不混排；2為單一拼板允許混排；3、4、5開料模式都是允許二至三種拼板，但其排列的方式和計算的方法可能不同(從左上角開始向右面和下面分、從左到右、從上到下、或兩者結(jié)合)在后面的拼板合并 中有開料模式示意圖。其中每一種開料模式都選出一種最優(yōu)的方案，所以每一種板材就顯示5種開料方案。(選擇的原則是：在允許的拼板種類范圍內(nèi)，拼板數(shù)量最少、拼板最大、拼板的種類最少。) 二、 開料方式介紹(開料方式共有四個選項): 1、單一拼板：只開一種拼板。 2、最多兩種拼板：開料時最多有兩種拼板。 3、允許三種拼板：開料時最多可開出三種拼板。（也叫ABC板） 4、使用詳細算法：該選項主要作用：當套板尺寸很小時(如：50X20)，速度會比較慢，可以采用去掉詳細算法選項，速度就會比較快且利用率一般都一樣。建議：如產(chǎn)品尺寸小于50mm時，采用套板設(shè)定(即連片開料)進行開料，或去掉使用詳細算法選項進行開料。 三、 開料方法的選擇 1、常規(guī)開料:主要用于產(chǎn)品的尺寸就是套板尺寸，或人為確定了套板尺寸 直接輸入套板尺寸，確定套板間距（DX、DY）尺寸，確定拼板工藝邊（DX、DY）尺寸，選擇生產(chǎn)板材（板料）尺寸，用鼠標點擊開料（cut）按鈕即可開料。 2、套板設(shè)定開料（連片開料）：主要用于產(chǎn)品尺寸較小，由系統(tǒng)自動選擇最佳套板尺寸。 套板設(shè)定開料 可以根據(jù)套板的參數(shù)選擇不同套板來開料，從而確定那一種套板最好，利用率最高。從而提高板料利用率，又方便生產(chǎn)。
上傳時間： 2013-11-11
上傳用戶：yimoney
怎樣使用Nios II處理器來構(gòu)建多處理器系統(tǒng) Chapter 1. Creating Multiprocessor Nios II Systems Introduction to Nios II Multiprocessor Systems . . . . . . . . . . . . . . 1–1 Benefits of Hierarchical Multiprocessor Systems . . . . . . . . . . . . . . . 1–2 Nios II Multiprocessor Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Multiprocessor Tutorial Prerequisites . . . . . . . . . . . . . . . . . . . . . . . 1–3 Hardware Designs for Peripheral Sharing . . . . . . . . . . . .. . . . . . . . 1–3 Autonomous Multiprocessors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–3 Multiprocessors that Share Peripherals . . . . . . . . . . . . . . . . . . . . . . 1–4 Sharing Peripherals in a Multiprocessor System . . . . . . . . . . . . . . . . . 1–4 Sharing Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–6 The Hardware Mutex Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7 Sharing Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . 1–8 Overlapping Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8 Software Design Considerations for Multiple Processors . . .. . . . . 1–9 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9 Boot Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 1–13 Debugging Nios II Multiprocessor Designs . . . . . . . . . . . . . . . . 1–15 Design Example: The Dining Philosophers’ Problem . . . . .. . . 1–15 Hardware and Software Requirements . . . . . . . . . . . . . . . .. . . 1–16 Installation Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–17 Creating the Hardware System . . . . . . . . . . . . . . .. . . . . . 1–17 Getting Started with the multiprocessor_tutorial_start Design Example 1–17 Viewing a Philosopher System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–18 Philosopher System Pipeline Bridges . . . . . . . . . . . . . . . . . . . . . 1–19 Adding Philosopher Subsystems . . . . . . . . . . . . . . . . . . . . . . . . . . 1–21 Connecting the Philosopher Subsystems . . . . . . . . . . . . .. . . . . 1–22 Viewing the Complete System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–27 Generating and Compiling the System . . . . . . . . . . . . . . . . . .. 1–28
上傳時間： 2013-11-21
上傳用戶：lo25643
使用Nios II緊耦合存儲器教程 Chapter 1. Using Tightly Coupled Memory with the Nios II Processor Reasons for Using Tightly Coupled Memory . . . . . . . . . . . . . . . . . . . . . . . 1–1 Tradeoffs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–1 Guidelines for Using Tightly Coupled Memory . . . .. . . . . . . . 1–2 Hardware Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Software Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . 1–3 Locating Functions in Tightly Coupled Memory . . . . . . . . . . . . . 1–3 Tightly Coupled Memory Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–4 Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–4 Dual Port Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . 1–5 Building a Nios II System with Tightly Coupled Memory . . . . . . . . . . . 1–5
上傳時間： 2013-10-13
上傳用戶：黃婷婷思密達
色環(huán)電阻識別小程序V1.0--功能說明： 1、能直接根據(jù)色環(huán)電阻的顏色計算出電阻值和偏差； 2、能根據(jù)電阻值，反標電阻顏色； 3、支持四環(huán)、五環(huán)電阻計算； 4、帶萬用表直讀數(shù)； 色環(huán)電阻識別小程序--使用說明： 1、選擇電阻環(huán)數(shù)；（四環(huán)電阻或五環(huán)電阻） 2、如果是“色環(huán)轉(zhuǎn)阻值”則：鼠標點擊對應環(huán)的顏色，然后點按鈕“色環(huán)→阻值” 3、如果是“阻值轉(zhuǎn)色環(huán)”則：輸入相應阻值、單位、精度，點按鈕“阻值→色環(huán)” 國家標稱電阻值說明： ★E6±20%系列：1.0、1.5、2.2、3.3、4.7、6.8 E12±10%系列：1.0、1.2、1.5、1.8、2.2、2.7、3.3、3.9、4.7、5.6、6.8、8.2、9.1 E24 I級±5%：1.0、1.1、1.2、1.3、1.5、1.6、1.8、2.0、2.2、2.4、2.7、3.0、3.3、3.6、3.9、4.3、4.7、5.1、5.6、6.2、6.8、7.5、8.2、9.1 使用注意事項： 1、請不要帶電和在路測試電阻，這樣操作既不安全也不能測出正確阻值； 2、請不要用手接觸到電阻引腳，因為人體也有電阻，會使測試值產(chǎn)生誤差； 3、請正確選擇萬用表的檔位（電阻檔）和量程（200、20K、2M量程)
標簽： 最新電阻色環(huán)的 教程 識別
上傳時間： 2013-11-24
上傳用戶：tou15837271233
系統(tǒng)組成.......................................................................................................................................................... 31.1 庫 ...................................................................................................................................................... 31.2 原理圖輸入 ...................................................................................................................................... 31.3 設(shè)計轉(zhuǎn)換和修改管理 ....................................................................................................................... 31.4 物理設(shè)計與加工數(shù)據(jù)的生成 ........................................................................................................... 31.5 高速 PCB 規(guī)劃設(shè)計環(huán)境.................................................................................................................. 32 Cadence 設(shè)計流程........................................................................................................................................... 33 啟動項目管理器.............................................................................................................................................. 4第二章 Cadence 安裝................................................................................................ 6第三章 CADENCE 庫管理..................................................................................... 153.1 中興EDA 庫管理系統(tǒng)...................................................................................................................... 153.2 CADENCE 庫結(jié)構(gòu)............................................................................................................................ 173.2.1 原理圖（Concept HDL）庫結(jié)構(gòu)：........................................................................................ 173.2.2 PCB 庫結(jié)構(gòu)：............................................................................................................................. 173.2.3 仿真庫結(jié)構(gòu)： ............................................................................................................................. 18第四章 公司的 PCB 設(shè)計規(guī)范............................................................................... 19第五章常用技巧和常見問題處理......................................................................... 19
上傳時間： 2013-10-23
上傳用戶：D&L37
0RCAD全能混合電路仿真:第一部分 0rCAD環(huán)境與Capture第l章 OrCAD PSpice簡介1—1 SPICE的起源1—2 OrCAD PSpice的特點1—3 評估版光盤的安裝1—4 評估版的限制1—4—1 Capture CIS 9．0評估版的限制1—4—2 PSpiceA/D9．0評估版限制1—5 系統(tǒng)需求1—6 PSpice可執(zhí)行的仿真分析1—6—1 基本分析1—6—2 高級分析1—7 Capture與PSpice名詞解釋1—7—1 文件與文件編輯程序1—7—2 對象、電氣對象與屬性1—7—3 元件、元件庫與模型1—7—4 繪圖頁、標題區(qū)與邊框1—7—5 繪圖頁文件夾、設(shè)計、設(shè)計快取內(nèi)存1—7—6 項目與項目管理程序
上傳時間： 2013-10-23
上傳用戶：wincoder
電路板布局………………………………………42.1 電源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 兩層板和四層板………………………………………………………42.1.3 單層板和二層板設(shè)計中的微處理器地……………………………….42.1.4 信號返回地……………………………………………………………52.1.5 模擬數(shù)字和高壓…………………………………………………….52.1.6 模擬電源引腳和模擬參考電壓……………………………………….52.1.7 四層板中電源平面因該怎么做和不應該怎么做…………………….52.2 兩層板中的電源分配……………………………………………………….62.2.1 單點和多點分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格柵化地……………………………………………………………….72.2.4 旁路和鐵氧體磁珠……………………………………………………92.2.5 使噪聲靠近磁珠……………………………………………………..102.3 電路板分區(qū)………………………………112.4 信號線……………………………………………………………………...122.4.1 容性和感性串擾……………………………………………………...122.4.2 天線因素和長度規(guī)則………………………………………………...122.4.3 串聯(lián)終端傳輸線…………………………………………………..132.4.4 輸入阻抗匹配………………………………………………………...132.5 電纜和接插件……………………………………………………………...132.5.1 差模和共模噪聲……………………………………………………...142.5.2 串擾模型……………………………………………………………..142.5.3 返回線路數(shù)目……………………………………..142.5.4 對板外信號I/O的建議………………………………………………142.5.5 隔離噪聲和靜電放電ESD ……………………………………….142.6 其他布局問題……………………………………………………………...142.6.1 汽車和用戶應用帶鍵盤和顯示器的前端面板印刷電路板………...152.6.2 易感性布局…………………………………………………………...15
上傳時間： 2013-10-19
上傳用戶：HGH77P99
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
