第1章 ASP.NET 3.5與開發工具 從本章開始，讀者將能夠系統的學習ASP.NET 3.5技術，相對于ASP.NET 2.0而言，在3.5版本的ASP.NET中并沒有太多的變化，而更多的變化則在于C#編程語言中。而作為微軟主推的編程語言，ASP.NET 3.5能夠使用C#的最新特性進行高效的開發，本章從基礎講解什么是ASP.NET，以及開發工具的使用。
上傳時間： 2017-08-24
上傳用戶：bjgaofei
酒店管理系統項目需求說明 第一部分 引言 1 1.1編寫目的 1 1.2背景 1 第二部分 任務概述 2 3.1實現目標 2 3.1.1客房類型模塊： 2 3.1.2客房信息模塊： 2 3.2實現步驟 2 3.3時間安排 2 第三部分 開發環境 3 2.1開發工具 3 第四部分 網站布局 3
上傳時間： 2017-08-24
上傳用戶：lhw888
數據結構課程設計 數據結構B+樹 B+ tree Library
上傳時間： 2013-12-31
上傳用戶：semi1981
struts2+spring2.0+hibernate3.2與acegi 1.0.7整合實現登陸驗證，權限驗證功能
標簽： hibernate struts spring acegi
上傳時間： 2017-09-25
上傳用戶：thesk123
多媒體相關專輯 48個 11.7GIllustrator繪圖設計聲像教程(1～7課) 596M.rar
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
FE2.1芯片設計 USB2.0 HUB 1轉7 PROTEL 原理圖+PCB文件，Protel 99se 設計，包括原理圖及PCB印制板圖，可用Protel或 Altium Designer(AD)軟件打開或修改，可作為你產品設計的參考。
上傳時間： 2022-05-14
上傳用戶：aben
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統的應用需求，具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環境下，用VHDL硬件描述語言編寫程序，實現(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間： 2013-06-24
上傳用戶：myworkpost
1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上 經過研究發現，漢諾塔的破解很簡單，就是按照移動規則向一個方向移動金片： 如3階漢諾塔的移動：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問題也是程序設計中的經典遞歸問題
上傳時間： 2016-07-25
上傳用戶：gxrui1991
考察例1 4 - 8中的1 4個點。A中的最近點對為(b,h)，其距離約為0 . 3 1 6。B中最近點對為 (f, j)，其距離為0 . 3，因此= 0 . 3。當考察 是否存在第三類點時，除d, g, i, l, m 以外 的點均被淘汰，因為它們距分割線x= 1的 距離≥ 。RA ={d, i, m}，RB= {g, l}，由 于d 和m 的比較區中沒有點，只需考察i 即可。i 的比較區中僅含點l。計算i 和l 的距離，發現它小于，因此(i, l) 是最近
標簽：
上傳時間： 2013-12-03
上傳用戶：66666
ADT600-1的基地址0x300,中斷為7， 3個定時器采用級連，CLK0的時鐘源是模塊上的8M震蕩器，中斷源為71054定時器的輸出OUT2。采集電壓范圍為+/-5V，請按《ADT200/ADT600技術手冊 版本B》上的說明對SW1，W5,W6,W9跳線。若你想修改中斷號和基地址，請修改config.h相應的常量ADT_IRQ, ADT_BASE定義,然后重新編譯安裝，即運行make all 注意:不要在其他文件中修改。
上傳時間： 2016-02-12
上傳用戶：evil
