本課題首先研究了常規的RS譯碼器的算法,確定在關鍵方程的計算中采用一種新改進的BM算法,然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器,通過這些優化方法提高了RS譯碼器的速度,減少了譯碼延時和硬件資源使用,最后利用VHDL硬件描述語言在FPGA上實現了流水線處理的RS(255,223)譯碼器。 本課題實現的RS(255,223)硬件譯碼器的性能在國內具有領先水平,對我國以后航天項目高速數據傳輸系統的設計有著很大的意義。
標簽:
FPGA
255
223
譯碼器
上傳時間:
2013-06-29
上傳用戶:gokk