FPGA能夠減少電子系統(tǒng)的開發(fā)風險和開發(fā)成本,縮短上市時間,降低維護升級成本,廣泛地應用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設計出FPGA IP核用于SoC芯片的設計.該論文的工作圍繞FPGA IP核的設計進行,在FPGA結構設計優(yōu)化和FPGAIP接口方案設計兩方面進行了研究.設計改進了適用于數(shù)據(jù)通路的FPGA新結構——FDP.設計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結構進行組織,進行了改進并確定了各種連線的通道寬度;結合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網(wǎng)格連線的開關盒和連接盒新結構,提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現(xiàn)了一個10萬系統(tǒng)門規(guī)模的FDP結構,并和編程、測試接口一起進行版圖設計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現(xiàn)、性能參數(shù)測試以及IP核接口的測試,結果表明FPGA IP核的整體功能正確.
標簽：
FPGAIP
上傳時間：
2013-04-24
上傳用戶：gokk
