介紹了3des加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語(yǔ)言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。
標(biāo)簽：
3des
FPGA
加密算法
算法
上傳時(shí)間：
2016-07-01
上傳用戶：lz4v4
