作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術相比，我國在這一領域的研究和開發(fā)工作還相當落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識產(chǎn)權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術。設計過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術邏輯運算、內(nèi)存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內(nèi)容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進行了在線調(diào)試，修正其錯誤。 經(jīng)過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統(tǒng)，達到了預計的設計要求。
標簽：
MIPS
FPGA
微處理器
模塊設計
上傳時間：
2013-07-07
上傳用戶：標點符號
