使用VB2008制作的串口收發(fā)工具,可以收發(fā)16進(jìn)制數(shù)據(jù),文本(支持ASCII或UNICODE編碼);具備定時(shí)自動(dòng)發(fā)送功能.系統(tǒng)需要.NET FRAMWORK3.5支持.
上傳時(shí)間： 2013-04-24
上傳用戶：qq442012091
LabVIEW串口通信程序設(shè)計(jì)LabVIEW串口通信程序設(shè)計(jì)LabVIEW串口通信程序設(shè)計(jì)LabVIEW串口通信程序設(shè)計(jì)
標(biāo)簽： LabVIEW 串口通信 程序設(shè)計(jì)
上傳時(shí)間： 2013-05-21
上傳用戶：奈雁歸dxh
可靠通信要求消息從信源到信宿盡量無(wú)誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來(lái)，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問(wèn)題。本論文的主要工作是通過(guò)硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問(wèn)存儲(chǔ)器沖突的問(wèn)題。 本論文在現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
主要講述靜電放電、射頻輻射電磁場(chǎng)、電快速瞬變脈 沖群、雷擊浪涌、由射頻場(chǎng)引起的傳導(dǎo)干擾、工頻磁場(chǎng)、 電壓跌落和衰減振蕩波等八項(xiàng)抗擾度試驗(yàn)，其中前七項(xiàng)試 驗(yàn)在通用抗擾度標(biāo)準(zhǔn)中已經(jīng)見(jiàn)到；后一項(xiàng)試驗(yàn)（衰減振蕩 波抗擾度試驗(yàn)）則在電力系統(tǒng)設(shè)備的抗擾度試驗(yàn)中經(jīng)常可 以見(jiàn)到。考慮到國(guó)內(nèi)在引進(jìn)生產(chǎn)家用電器的企業(yè)中經(jīng)常采 用的高頻噪聲模擬器，本章予以補(bǔ)充介紹。此外，汽車工 業(yè)在我國(guó)的迅速發(fā)展，拉動(dòng)了與之配套的汽車電子與電器 行業(yè)的迅速發(fā)展。對(duì)后者的質(zhì)量控制與檢測(cè)問(wèn)題便成為業(yè) 內(nèi)人士所關(guān)注的一個(gè)熱點(diǎn)。
標(biāo)簽： 抗擾度 標(biāo)準(zhǔn) 測(cè)試方法
上傳時(shí)間： 2013-05-24
上傳用戶：fxf126@126.com
N 串口調(diào)試工具.rar
上傳時(shí)間： 2013-07-17
上傳用戶：thuyenvinh
一個(gè)很好而小巧的串口調(diào)試助手，支持常用的300-115200bps波特率，能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位，能以ASCII碼或十六進(jìn)制接收或發(fā)送任何數(shù)據(jù)或字符（包括中文），可以任意設(shè)定自動(dòng)發(fā)送周期,并能將接收數(shù)據(jù)保存成文本文件，能發(fā)送任意大小的文本文件。
標(biāo)簽： 串口調(diào)試
上傳時(shí)間： 2013-04-24
上傳用戶：zxc23456789
一個(gè)很好而小巧的串口調(diào)試助手，支持常用的300-115200bps波特率，能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位，能以ASCII碼或十六進(jìn)制接收或發(fā)送任何數(shù)據(jù)或字符（包括中文），可以任意設(shè)定自動(dòng)發(fā)送周期,并能將接收數(shù)據(jù)保存成文本文件，能發(fā)送任意大小的文本文件。
標(biāo)簽： 1.5 串口 調(diào)試助手
上傳時(shí)間： 2013-06-25
上傳用戶：z1191176801
偉納電子開發(fā)的串口調(diào)試軟件，功能強(qiáng)大，使用方便。
上傳時(shí)間： 2013-04-24
上傳用戶：afeiafei309
遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問(wèn)題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問(wèn)題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運(yùn)行速度也制約了其在一些實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。利用硬件實(shí)現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點(diǎn)，從而在很大程度上提高算法的運(yùn)行速度。 本文對(duì)遺傳算法進(jìn)行了理論介紹和分析，結(jié)合硬件自身的特點(diǎn)，選用了適合硬件化的遺傳算子，設(shè)計(jì)了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進(jìn)一步利用硬件自身的并行特性，同時(shí)提高算法的綜合性能，本文還對(duì)現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究，討論了其各自的優(yōu)缺點(diǎn)及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實(shí)現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計(jì)算、選擇、交叉、變異、群體存儲(chǔ)和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語(yǔ)言編寫源代碼實(shí)現(xiàn)各模塊功能。經(jīng)過(guò)功能仿真、綜合、布局布線、時(shí)序仿真和下載等一系列步驟，實(shí)現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問(wèn)題，給出了實(shí)驗(yàn)結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后，本文對(duì)硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問(wèn)題進(jìn)行了討論，并對(duì)本課題未來(lái)的研究進(jìn)行了展望。
標(biāo)簽： FPGA 算法 硬件 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-07-22
上傳用戶：誰(shuí)偷了我的麥兜
利用端口串行通信接口卡來(lái)擴(kuò)展多個(gè)串行口是解決工業(yè)過(guò)程中集散控制系統(tǒng)的一種有效方法,文中介紹了利用MOXA公司生產(chǎn)的8端口串行通信接口板在PC機(jī)與89C51單片機(jī)之間進(jìn)行串行通信的擴(kuò)展方法,給出了使用多
上傳時(shí)間： 2013-07-20
上傳用戶：風(fēng)之驕子
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
